多层片式压敏电阻器的最新发展动向

介绍了多层片式压敏电阻器的现状,分析了当前工艺中存在的问题(内电极与瓷体材料的反应和端电极的爬镀)和解决的办法,指出了其最新的发展动向。在工艺技术和应用上,多层片式压敏电阻器向小型化、阵列化、模块化及低电容等方向发展;同时还要从环境保护和生产成本角度来考虑,采取水基流延制备工艺和采用新配方或纳米材料来降低压敏陶瓷烧结温度。

多层片式压敏电阻器的应用

介绍了多层片式压敏电阻器的分类和应用范围,指出它是目前电路中浪涌防护的最佳保护元件,详述了它在一般信号线路和高频信号线路静电放电保护中的应用。其主要应用领域为汽车电子、通信、计算机、消费类电子产品和军用电子产品等,其应用发展趋势为小型化、阵列化、复合化和低电容化等。

多层片式压敏电阻器

介绍了多层片式压敏电阻器的结构原理、特征、应用.应用试验结果证实,所研制的电阻器具有响应速度快,限制电压低,温度特性好,通流能力大等优点.故将在信息及家电行业获得广泛应用.

低温烧结多层片式压敏电阻器

通过对压敏粉体进行DSC分析 ,确定低温烧结配方的较佳烧成温度在 95 0℃附近 ,以 10 %钯 - 90 %银的合金为内电极 ,制得电性能良好的多层压敏电阻器。扫描电镜分析发现其晶粒尺寸约为 3～ 6 μm ,大小较为均匀。XRD分析表明低温烧结的瓷体具有类似高温烧结的瓷体的物相组成 ,即ZnO相、尖晶石相 (SP)Zn7Sb2 O12 、焦绿石相 (PY)Zn2 Bi3 Sb3 O14 以及 β -Bi2 O3 、γ -Bi2 O3 等富Bi相。由于在内电极中大大降低了的贵重金属钯的使用量 ,大大地降低了生产成本。

多层片式压敏电阻器及其应用

多层片式压敏电阻器已被广泛应用于IC保护,CMOS、MOSFET器件的保护以及汽车电子线路保护等方面;其生片材料、内电极组成、电极形状、叠层结构以及表面处理等也有很大的发展。

纯Ag内电极高性能多层片式压敏电阻器的研制

通过采用独特的Zn-Bi-Sb-Si-Ti配方体系,并在此配方体系中加入稀土材料Er2O3,可实现瓷体材料在950℃以下烧结;同时通过采用850℃的银浆作为内电极,按常规的片式压敏生产工艺,可生产出纯Ag内电极高性能多层片式压敏电阻器。其压敏电压为39V,非线性系数为30以上,泄漏电流2μA以下,做成0805尺寸的器件,其峰值电流(8/20μS)可达100A,能量耐量(10/1000μS)可达0.3J。

一种小体积低容值片式压敏电阻器的关键技术研究

在压敏电阻器发展及使用过程中,围绕对小体积低容值片式压敏电阻器的工艺制造技术方向进行可行性分析,对材料配方、烧结技术和产品表面绝缘处理等关键技术进行了研究,报告了压敏电阻器国内生产技术水平和国外同行压敏电阻器的研发发展现状,简单概括了小体积低容值片式压敏电阻器产品的结构设计、参数设计、工艺路线研究方向、产品的应用方向(如:产品的响应速度和高集成化),挖掘各层次存在的技术风险和进度风险问题展开分析,提出解决方案和思路,降低风险系数;对片式压敏电阻的制造工艺进行分解介质材料配方、产品表面绝缘处理关键技术进行了探讨。

高频用高性能片式压敏电阻器研制

通过对瓷体配方、流延厚度、介质层层数、电镀电流的试验,研究了它们对多层片式压敏电阻器电性能影响。研制出了超低电压、超低电容、超低泄漏电流多层片式压敏电阻器,其压敏电压极低(≤5V)、电容量极小(≤1pF)、泄漏电流极小(≤0.1μA)。

一种低钳位电压轴向引出片式压敏电阻器的关键技术研究

压敏电阻器的性质对电子整机和设备的稳定性能起着至关重要的作用。在电子整机和电子设备中需要使用轴向压敏电阻器,其具有过电压保护、消噪、限幅、防雷、保护半导体器件等作用,是各种电子、通信、信息、军事及航天等军工电子产品的重要组件。对轴向引出片式压敏电阻外形尺寸设计、限位电压和能量耐量等进行了研究,报告了轴向引出片式压敏电阻作用、制作工艺和设计现状,进行了轴向引出片式压敏电阻器的使用需求和应用场景展开了调查,对轴向压敏电阻器的流延成膜制备控制、排胶烧成工艺曲线等关键技术进行了研究。

多层片式ZnO压敏电阻器内电极材料研究

把三种不同钯银比例的浆料用作多层片式ZnO压敏电阻器(MLCV)的内电极材料,并研究了它们对MLCV电性能的影响。结果表明:含钯内电极材料的压敏电阻的电性能,明显优于纯银内电极的压敏电阻。压敏电阻的限制电压与压敏电压比(Vc/V1mA)及漏电流(IL)随着钯含量的升高而减小;非线性系数(α)、峰值电流(Ip)及能量耐量(ET),随着钯含量的升高而提高。分析认为,随着内电极材料中Ag含量的升高,Ag+的扩散增加,导致晶粒电阻增加,即施主浓度(Nd)减少,势垒高度(■)升高,致使MLCV的电性能劣化。

粉体颗粒细度对多层片式氧化锌压敏电阻器性能的影响

通过调整 Bi_2O_3、Sb_2O_3、TiO_2、B_2O_3、BaCO_3等少量添加剂的掺量,可在低温880℃下与10%Pd-90%Ag内电极共烧,制得性能优良的多层片式氧化锌压敏电阻器(ZnO MLCV)。主要采用两种不同颗粒细度的 ZnO 粉体来研究粉体颗粒细度对多层片式氧化锌压敏电阻器性能的影响。研究发现适当地使用部分超细 ZnO 粉体,改善 ZnO 粉体的颗粒分布,再使用适量的磷酸酯作为分散剂,可以流延制得较致密、平整、均匀的膜片,从而制得瓷体的致密性较高,且非线性系数较高、漏电流较低、峰值电流及能量耐量较高的多层片式压敏电阻器;而 ZnO 粉体颗粒粒径太大及过细,都会影响膜片的质量,进而影响多层片式压敏电阻器的性能。XRD 衍射分析发现 ZnO 粉体颗粒细度的改变对瓷体的物相组成无明显影响。

叠层片式ZnO压敏电阻器配方研究

研究了以ZnO-Bi2O3-SiO2系为基础,适当添加Co、Mn、Sb、Cr、Ni等金属氧化物的叠层片式ZnO压敏电阻器配方。通过严格控制Bi2O3及SiO2的含量,较好地解决了瓷料与银鈀内电极的共烧问题,且电性能优良。其瓷料的特点是烧结温度低(<1050℃),产品非线性系数高(≥25),泄漏电流小(<5μA),限制电压低(V1A/V1mA<1.70),通流能量大(≥1800A/cm2)。

ZVD型片式塑封ZnO压敏电阻器的制备

用圆片压敏电阻器的单层被银瓷片,制成片式ZnO压敏电阻器,从而解决了制造尺寸较小、电压较高、电流较大的片式压敏电阻器这一难题。将ZnO陶瓷芯片夹于上下两连体扁平引线中间焊接后,再模塑环氧树脂封装,然后分割切开连体引线,使切开后的扁平引线贴在外壳表面,得到了片式塑封ZnO压敏电阻器。该产品与片式单层矩形和多层矩形ZnO压敏电阻器相比,具有更高的可靠性和性价比。

片式ZnO压敏电阻器印叠工艺对通流容量的影响

通过印叠工序中,内电极烘干温度与烘干时间的试验,研究了它们对片式ZnO压敏电阻器通流容量的影响.结果表明:烘干温度与烘干时间分别为70℃与2～4 h时,产品的通流容量最大.

多层片式ZnO压敏电阻器的现状与发展方向

基于国内外多层片式ZnO压敏电阻器的研究及应用,介绍了多层片式ZnO压敏电阻器的结构(阵列及模块)、材料组成(ZnO-Bi2O3系、ZnO-玻璃系、ZnO-V2O5系及ZnO-Pr6O11系等)、电极材料、生产工艺(流延和电镀)等现状,并就多层片式ZnO压敏电阻器的工艺和技术发展趋势提出了见解。

静电浪涌吸收元件——片式多层压敏电阻器

片式多层压敏电阻器是一种新型的瞬变浪涌吸收元件，特别对于静电放电（ＥＳＤ），它比普通压敏电阻器、齐纳二极管更为有效。

片式ZnO压敏电阻烧端工艺对限制电压比的影响

通过对烧端工艺中不同烧端温度以及保温时间的试验,研究了它们对片式ZnO压敏电阻器限制电压比的影响。结果表明:当烧端温度为850℃,保温时间15min时,产品的限制电压比最小。