通用CPU外部接口激励设计

现场可编程门阵列(FPGA)软件设计愈发复杂,片间驱动的设计尤其明显。可编程逻辑器件软件测试要求中对片间驱动的测试涉及接口测试、时序测试2种常规测试类型;而部件测试和系统测试往往存在多个软件单元和模块,待测接口数量较多且分立,片间驱动的测试质量通常受接口激励设计制约。通常FPGA设计框架中会使用较多的通用CPU外部控制接口,通过统一常见通用CPU外部接口验证激励设计规范,对被测模块每个外部输入/输出接口的信息格式、数据特性等进行验证。对异步串口、同步串口、IIC、SPI、CAN、EMIF、GPMC、LOCAL BUS、PCI 9种通用CPU外部接口进行激励设计,分析了各类接口的时序及通信约束,借助QuestaSim仿真平台对相应接口进行仿真,逐项比对输出波形验证激励设计的正确性。