实用版图压缩算法

本文给出了两种基于约束图的一维版图压缩算法,即完全约束图压缩算法和精简约束图压缩算法,并对两个算法的性能做了讨论;针对版图中较常用的曼哈顿多边形图形,文中还给出了相应的解决办法。

版图压缩中的约束图模型及其生成算法

本文描述了在我们开发的二维版图压缩器中使用的约束图模型,它按照版图中各掩模层和派生层在电学特性或设计规则上的互相影响,把版图划分成若干个逻辑平面。先由各逻辑平面生成相应的约束图,再根据各逻辑平面生成的子约束图形成整个版图的约束图。并利用改进的垂直平面扫描算法生成由约束图模型定义的约束图。

基于约束图的版图压缩算法

本文在简评各种版图压缩方法后,重点介绍了基于约束图模型的压缩算法,包括约束图建立、约束图求解以及约束图在二维压缩中的运用.

局域动态一维版图压缩算法及其实现

本文给出了一种基于设计规则检查之上的一维版图压缩算法——局部的动态的一维压缩算法RDOC。这是一种特别适合于物理版图的算法,该算法建立约束图的运算时间是线性的,较以前的阴影传播法、垂直平面扫描法快,提高了压缩效率;本文还介绍了为实现该算法而开发的用于单元级版图的压缩程序,它允许用户按其需要对设计规则进行放大或缩小。最后给出了标准单元的压缩实例。

压缩版图的几点体会

以压缩AX5 3 1 8芯片为例 ,说明压缩版图过程中需要注意的一些问题 :合理分配空间、有效利用资源、先找电源线与地线、仔细编写DRC规则等 ,并介绍了一种可行的LVL验证方法。

实用化宏单元版图自动生成系统

本文介绍具有设置边界长宽比、输入／输出引脚位置的宏单元版图自动生成系统，符合芯片版图Ｔｏｐ－Ｄｏｗｎ层次化设计的要求，提供满足工艺要求的宏单元版图拓扑结构一维和二维版图压缩及线长最小化算法工具，能获得优化的宏单元版图。