时序电路的状态验证研究与设计

采用二元判定图(BDD)作为工具来描述时序电路是非常有意义和有效的.本文通过对BDD的简化达到对状态变换图(STG)输入、路径和状态的压缩,从而提高状态遍历的效率,另外根据电路的特点,提出状态冲突和不相交分解的启发技术以有效地完成验证.

时序电路的状态测试研究

根据时序电路单固定故障所产生的状态变换特征 ,分析了基于单状态变换故障模型的测试问题 ,给出了测试序列的精简方法 ,最后简要分析了无复位时序电路的测试问题。

基于STG的测试精简

通过对电路结构型固定故障与功能状态变换之间的分析,作者提出基于状态变换图(STG)的故障定义,并简要讨论了测试方法.最后,详细描述状态测试的过程压缩和故障精简问题.

基于状态变换的同步时序电路测试生成

详细分析了固定故障所反映出的状态变换特征,提出状态变换故障模型以及相对应的测试生成压缩方法;基于无复位时序电路,深入研究了有复位状态的同步状态机测试生成方法的扩展问题;最后讨论了故障精简以及启发知识在测试生成中的应用问题。