基于结构优化的环形振荡器硬件木马检测

针对传统的环形振荡器(RO)检测精度较低、检测面积较小的问题,对传统的RO结构进行改进,提出一种结构优化的RO。结构优化的RO通过增大与木马电路的接触面积来提高木马检测率和检测面积。在FPGA上的实验结果表明,相比于传统的RO检测方法,结构优化的RO有以下优点:1)能够精确地检测出仅有20个逻辑单元的硬件木马;2)将RO的检测面积扩大了约1倍。

一种低成本高精度环形振荡器的设计

本文设计了一款输出频率为20MHz的环形振荡器,此振荡器基于一种锁频环技术,不需要使用LC谐振电路,晶振,和MEMS振荡器即可实现。同时详细分析了环形振荡器中使用的补偿技术,包括温度补偿和电压补偿。运用低压差稳压器、数字修调、电流基准电路,使得输出频率精度受工艺漂移、温度波动、电源电压变化影响较小。电路设计工艺为东部的0.18μm BCD。仿真工作条件为:温度范围-50~150摄氏度,电压范围3~5.5V,在5个工艺角下仿真,仿真结果表明,在相同的工作条件下,经过补偿技术的电路频率稳定性得到了显著的提高,电源电压的工作范围得到了提升。

一种伪差分两级环形振荡器的设计

设计了一种伪差分两级环形振荡器,可为锁相环提供8GHz四相位正交时钟。通过分析耦合两级环形振荡线性模型,对四级环形振荡结构进行优化,提出了伪差分两级环形振荡结构。基于单级缓冲器的开环分析,可对振荡器的输出频率进行精准估算,并判断振荡情况。采用65nm CMOS工艺进行设计与仿真。结果表明,在1.2V电压下,振荡器的功耗为6.9mW,1 MHz频率处的相位噪声为-82.104 5dB,满足高速SerDes接口的设计要求。

基于可触发环形振荡器的高精度时间间隔测量

提出了一种新的高精度时间间隔测量方法,该方法利用代表事件的短脉冲去触发一个高速环形振荡电路,产生一个与该事件同步的时钟信号,该时钟信号随后被用作模-数转换器(ADC)的采样时钟去采样一个正弦参考信号。因此,两个事件之间的时间间隔被映射成正弦参考信号上的两个点之间的初始相位差,随后对有限数量的样本进行全相位快速傅里叶变换(apFFT)运算,准确地计算出这个初始相位差,进而可以准确获得两个事件之间的时间间隔。该测量方法降低了工程实现的难度,当正弦参考信号的频率为10MHz,ADC的采样频率为133MHz、分辨率为12bits,apFFT运算点数为4096时,可以获得约2.8ps rms的单次测量精度和约Ips的时间分辨率,误差分布接近正态,实验结果与基于理论分析的误差范围一致。

一种频率稳定的集成CMOS环形振荡器

在分析传统的环形振荡器和一种改进型CMOS环形振荡器的基础上,提出了一种线路简单的环形振荡器。它的振荡频率随电源电压的变化很小,线路简单,具有很强的实用性。通过仿真,得到了电源电压和振荡频率的对应关系,取得了满意的结果。

一种频率稳定的改进型CMOS环形振荡器

在传统的环形振荡器基础上,提出了一种改进的CMOS环形振荡器。它克服了传统CMOS环形振荡器振荡频率随电源电压变化而严重不稳的缺点。通过仿真,得到了电源电压与振荡频率的对应关系。

具有温度补偿的16MHz CMOS环形振荡器设计

设计了一种在一定温度内具有频率稳定性的高精度互补金属氧化物半导体(CMOS)环形振荡器。该电路利用带隙基准源为后续电路提供稳定电流,实现温度补偿。采用延时迟滞技术控制延时反相器充放电电流和反相器跳变电压,改善频率随电源电压变化的缺点,提高频率稳定性。基于0.5μm标准CMOS工艺,用Spectre软件进行仿真。结果表明,在电源电压为5 V,室温27℃时,该振荡器输出频率为16 MHz。温度为-35~125℃时,频率的最大偏移为±2.95%。当电源电压为4~5.5 V时,频率的最大偏移为2.04%~0.02%,满足DC/DC电路的设计要求。

门电路环形振荡器仿真研究

在测量门电路的传输延迟时间时,通常用门电路环形振荡器,但门电路环形振荡器振荡频率较高,对实验仪器设备的要求也较高,用仿真实验的方法有直观明了的优点,所以在数字电路教学中常用仿真的方法来进行实验。然而,在用仿真方法进行实验分析时,实验结果和实物实验或理论分析会存在一些差异。分别用EWB的2种版本仿真软件EWB 5和Multisim 9对门电路环形振荡器进行仿真,分析出现差异的原因,指出在用仿真方法进行数字电路仿真分析和设计时要注意的问题。

低电压环形振荡器设计

提出了一种新的两级环形振荡器结构,通过控制PMOS的衬底电压,来降低PMOS管的阈值电压,从而使新的环形振荡器可以在低电压下工作到很高的频率。仿真结果表明,在电源电压为1V,调节电压在0～1V范围内变化时,振荡器的频率为300MHz～4GHz。

一种实用的电压控制环形振荡器

本文介绍了两种在集成电路中得到广泛应用的、作为内部时钟源的环形振荡器:RC环形振荡器和电压控制环形振荡器,并对引起振荡频率变化的关键因素进行了分析。

基于高速环形振荡器的皮秒量级事件计时测量

研究设计基于高速环形振荡器的皮秒量级事件计时器。利用代表事件的信号上升沿去触发高速环形振荡器,产生与事件同步的时钟脉冲信号,对正弦参考信号采样,再通过全相位FFT算法处理,大幅提高事件计时测量的精度。实验结果表明,在正弦参考信号中心频率f=10 MHz,全相位FFT运算点数N=8192,ADC的量化位数b=14 bits,采样频率f=140 MHz的情况下,事件计时器能够获得约3.16 ps rms的单次测量精度,时间稳定性优于±0.31 ps/h,实验结果与基于理论分析的误差范围一致,达到皮秒量级事件计时测量。

一种基于SiGe工艺的ECL环形振荡器

介绍了一种基于SiGe平面集成电路工艺制作的ECL环形振荡器,采用15级反相器闭环结构,能够产生280 MHz高频振荡信号,振荡周期为3.58 ns,平均每级反相器延迟为119 ps。该电路结构简单、易集成、成本低,可广泛移植于各类片上系统,用作时钟信号源等。

创新单级环形振荡器的研制

提出了一款创新的单级环形振荡电路。该电路通过采用交叉耦合结构,制造额外的极点,使单级放大电路的相位交点总是发生在增益交点之前,此时根据巴克豪森准则,电路在环路相移为180°时增益仍然大于1,因此电路可持续振荡。此外,为了验证该振荡器的实用性,设计了一款以该振荡器作为VCO的可编程锁相环。电路采用标准0.5μm CMOS工艺制造,流片结果显示该电路最高能工作在1.005 GHz,此时相位噪声达到-81 dBc/Hz@1 MHz.

1μm栅HEMT DCFL门电路及环形振荡器的设计与实验研究

利用作者提出的HEMT DCFL倒相器直流传输特性及瞬态特性计算机分析的模型,设计并制成了HEMT DCFL门电路及环形振荡器.在电路设计中,重点讨论了E/D NEMT倒相器的电路性能与器件的主要参数(栅长、栅宽、阈压)间的理论关系.工艺研究中,建立了挖栅时沟道饱和电流Is′与阈压值V_(t^h)间关系的理论曲线,并改进了传统化学湿法刻蚀工艺的阈压均匀性及E,D器件电流匹配的控制精度.实验制作了栅长为1μm的增强型和耗尽型HEMT.在1×1mm范围内,阈压偏差小于50mV,E/D倒相器的传输特性为:V_(OH)≈V_(DD),V_(OL)<0.1V,高、低电平转换范围仅0.1V,噪容达0.3V左右.研制的9级、17级环形振荡器,在V_(DD)为0.5V到3.5V范围内都观察到正弦波振荡波形.

CMOS环形振荡器相位噪声仿真分析

通过分析环形振荡器的一阶线性模型,得到环形振荡器相位噪声的功率谱的近似表达式。为了分析相位噪声的时域特征,引进谱综合法,并利用快速傅立叶变换(FFT),求出了相位噪声的时域采样信号。并进一步分析了相位噪声的采样信号的自相关序列,发现相位噪声是一个长记忆过程,具有非平稳的特征。采用Yule-Walker功率谱估计法,分析了相位噪声的采样信号的功率谱密度,其仿真结果进一步验证了理论分析结果。

一种新型环形振荡器结构

为了减小环形振荡器的相位噪声,提出一种具有噪声消除结构的差分延迟单元。该延迟单元由主路径、辅助路径以及有源反馈构成,其主要噪声源在差分输出端形成相位相同的噪声电压。当满足噪声消除条件时,其噪声电压相互抵消,从而减小差分输出端的噪声电压。该延迟单元通过引入一个镜像极点,提供额外的相移,使由该延迟单元构成正交输出的环形振荡器仅需两级,减少了延迟单元的级数,有效降低环形振荡器的时钟抖动并减小相位噪声。采用TSMC 0.18μm标准CMOS工艺进行设计和仿真,电源电压为1.8 V,结果表明:振荡器的中心频率为800 MHz,在偏移中心频率1 MHz处的相位噪声为-117.5 dBc/Hz,与理论计算结果仅差1.01 dBc/Hz。

集成CMOS环形振荡器频漂补偿的实现

为了提高CMOS环形振荡器的稳定度,以温度传感器作为检测电路,利用单稳态电路整形、滤波,把频率变化转变为电压变化对压控振荡器（VCO）进行负反馈调节,在温度变化和电源微小波动时,抑制了频率漂移。测试结果表明：CMOS环形振荡器输出频率为3.55 GHz,在温度区间-20~80°C内最差稳定度为2.45%,优于2.5%,达到射频识别系统中对频率稳定度的要求。

一种低功耗低噪声8相位输出环形振荡器

针对环形振荡器的功耗大、噪声大、线性度差等问题,基于TSMC 55 nm工艺,提出了一种新型交叉前馈结构环形振荡器电路。深入分析了器件自身热噪声、闪烁噪声对环形振荡器输出相噪贡献百分比,利用电容滤波技术来降低振荡器输出相噪,采用源极负反馈电路得到线性电流来改善调频线性度,并提供了宽调谐范围。Spectre RF仿真结果表明,设计的环形振荡器频率覆盖范围为0.2 GHz^3.8 GHz,产生8相位,相位噪声为-91.34 d Bc/Hz@1 MHz,在1.2 V电源电压下消耗电流为4.6 m A,线性度良好。

基于可配置异步反馈环形振荡器的真随机数发生器

作为现代加密系统不可或缺的一部分,真随机数发生器(TRNG)在信息安全中具有非常重要的作用。本文提出了一种可配置、轻量级、高吞吐量的真随机数发生器。该结构利用与非门和异或门构成了可配置的异步反馈环形振荡器,通过在短时间内增加相位噪声,来扩大时间抖动范围,从而改善了熵源的随机性。该结构在Xilinx Kintex-7进行了多次测试验证,实验结果表明,在不同温度(0℃~80℃)和不同输出电压(0.8~1.2 V)的环境变化下,所提出的TRNG具有较强的鲁棒性,在硬件资源上仅消耗了43个LUTs和6个DFFs,并且获得高达300 Mb/s的吞吐量。同时,生成的随机比特流能够以较高的P值通过NIST SP800-22和NIST SP800-90B测试。

基于环形振荡器的TSV故障非接触测试方法

为避免传统的探针检测对硅通孔(TSV)造成损伤的风险,提出了一种非损伤的TSV测试方法。用TSV作为负载,通过环形振荡器测量振荡周期。TSV缺陷造成电阻电容参数的变化,导致振荡周期的变化。通过测量这些变化可以检测TSV故障,同时对TSV故障的不同位置引起的周期变化进行了研究与分析,利用最小二乘法拟合出通过周期来判断故障位置的曲线,同时提出预测模型推断故障电阻范围。测试结构是基于45 nm PTM COMS工艺的HSPICE进行设计与模拟,模拟结果表明,与同类方法相比,此方法在测试分辨故障的基础上对TSV不同位置的故障进行分析和判断,并能推断故障电阻范围。