针对甚长基线干涉测量（very long baseline interferometry,VL-BI）数据采集记录系统对高速大容量先进先出（first in first out,FIFO）缓存的需求以及现有解决方案的不足,提出了一种基于优先级调度的高速大容量FIFO缓存设计方案：设...针对甚长基线干涉测量（very long baseline interferometry,VL-BI）数据采集记录系统对高速大容量先进先出（first in first out,FIFO）缓存的需求以及现有解决方案的不足,提出了一种基于优先级调度的高速大容量FIFO缓存设计方案：设计将同步动态随机存储器（synchronous dynamic random access memory,SDRAM）划分成环形缓存链,并依据提出的设计参考原则,合理分配任务量和设定优先级判据,通过任务号的管理,实现了一个标准的高速大容量异步FIFO缓存。性能测试结果表明,该设计融合了时分法和多体法的优点,面积开销小,实时性强,最高持续读写速度达680MB/s,容量利用率近100%。展开更多
文摘针对甚长基线干涉测量（very long baseline interferometry,VL-BI）数据采集记录系统对高速大容量先进先出（first in first out,FIFO）缓存的需求以及现有解决方案的不足,提出了一种基于优先级调度的高速大容量FIFO缓存设计方案：设计将同步动态随机存储器（synchronous dynamic random access memory,SDRAM）划分成环形缓存链,并依据提出的设计参考原则,合理分配任务量和设定优先级判据,通过任务号的管理,实现了一个标准的高速大容量异步FIFO缓存。性能测试结果表明,该设计融合了时分法和多体法的优点,面积开销小,实时性强,最高持续读写速度达680MB/s,容量利用率近100%。
