热处理改善SrTiO_3环形元件的性能

通过对SrTiO3环形元件热处理前后三电极间电压的比较,利用晶界势垒模型和导电模型,讨论了正反电压差异的起因,并由此分析了热处理时晶界处电荷分布的变化及其对势垒高度的影响。结果是通过热处理可以使势垒高度变大,电压上升,三电极电压均匀性得到改善。

非气氛炉烧结SrTiO_3基环形压敏电阻器

鉴于气氛炉设备昂贵,笔者提出用非气氛炉烧结SrTiO3基环形压敏电阻器.并研制了与之相匹配的SrTiO3基环形压敏电阻器双功能(电容–压敏)瓷料.采用电子陶瓷常规设备(箱式炉或隧道炉)与工艺技术,制备了电性能符合标准要求的SrTiO3基环形压敏电阻器产品:V10mA=3.0~30.0 V,α= 3~9,C = 15.0~140 nF.结果表明:非气氛炉烧结技术,具有成本低、易操作、效率高的优点.

环形SrTiO_3双功能元件的焊锡和通流能力研究

采用固相合成法,研究了SiO2含量和收缩温度对环形SrTiO3压敏元件微观组织、气孔率的影响。结果表明:元件在1050℃时开始收缩;通过SEM分析,发现随着SiO2含量的增加,元件的气孔率有减少趋势;当x(SiO2)为0.05%～0.10%时,可以获得良好的微观组织。通过改进工艺参数制备压敏元件。焊锡并通100mA电流后,压敏电压的变化率ΔV·V–110mA为0.95%～3.60%,电容变化率ΔC·C–1为9.6%～16.4%。

SrTiO_3片式化压敏-电容双功能元件研究

阐述了SrTiO3片式化压敏-电容双功能元件的制作工艺、陶瓷成分及结构,并讨论了陶瓷成分、结构及烧结工艺对元件压敏、电容性能的影响。

SnO_2掺杂对SrTiO_3环形压敏电阻性能的影响

笔者介绍了SnO2掺杂对SrTiO3环形压敏电阻性能的影响。电性能测试结果表明,掺杂SnO2的摩尔分数X(SnO2)在0.5%～1.0%的范围内,随掺杂SnO2摩尔分数的增加,试样的压敏电压从8.0V下降到4.0V,电容量从68nF增大到112nF,非线性系数α和介质损耗tanδ基本保持不变。试样的焊接变化率和高低温及温度循环试验特性均满足技术要求,但温度系数偏大。

新型SrTiO3电磁兼容元件的特点及应用

本文首先概括地说明了具有电容性、压敏性的SrTiO3双功能电磁兼容元件的基本特点。把SrTiO3双功能元件、ZnO压敏电阻器、普通陶瓷电容器抑制陡脉冲干扰的性能进行了对比，显示出该元件具有优异的抗干扰性能。最后列举了SrTiO3双功能元件的主要应用领域，说明该元件具有广阔的应用前景。