视频解码芯片中去块效应环路滤波的硬件实现

提出了一种支持H.264/AVC和AVS两款视频编解码标准的解码芯片中去块效应环路滤波(Deblocking Loop Filter)的硬件实现结构。这种结构通过采用恰当的片内Buffer管理方式和流水线设计,解决了环路滤波的硬件实现时速度慢的问题,使得效率提高。通过标准的复用,能有效地节省面积。

一种高效去块滤波结构设计与VLSI实现

提出一种用于H.264/AVC环路去块效应滤波器设计的VLSI实现结构。通过采用流水数据通路设计提高了去块效应滤波处理的速度。重新组织了滤波顺序以适应流水处理的需要。通过合理设计缓冲机制,在增加少量片内RAM的情况下,提高了外部存储器的吞吐效率和系统的处理性能。试验结果表明,相对已有的实现结构,提出的结构以较少的资源消耗实现了200MH z的处理速度,可满足4路分辨率为1280×720的实时视频处理。

H．264——挑战MPEG-2的新一代数字视频标准

H．264是目前最新的国际视频编码标准，压缩效率明显高于10多年前诞生的MPEG-2标准，在数字电视、消费电子、个人电脑和视频通信领域将得到普遍应用。