低相噪、低杂波数字锁相环路滤波器的设计

较详细地分析数字锁相频率合成器的相位噪声，着重用控制论方法对低相噪、低杂波锁相环的环路滤波器进行设计，并用某Ｓ波段频率合成器的实验结果进行了验证。

相位噪声测量中环路滤波器研究与实现

环路滤波器是鉴相法测量相位噪声系统中决定相位噪声提取性能的重要部件,采用数字实现方法时,测量系统分析带宽和锁相环路工作要求决定了该滤波器为极窄带宽滤波器。针对高性能极窄带宽的设计要求,通过理论分析,提出了适用于相位噪声测量系统的分级多相抽取数字滤波器结构。该结构采用了多级抽取、多相结构、存储器优化、乘法器优化等改进方法。论文中对优化后的滤波器结构与现有滤波器实现结构分别在FPGA中进行实现。通过比较两者实验结果,给出的极窄带宽滤波器分级多相实现结构在达到系统指标要求的条件下,占用资源为传统结构的33.8%,计算量为传统结构的54.5%。

电荷泵锁相环环路滤波器参数设计与分析

从环路滤波器的基本概念出发,主要论述了电荷泵锁相环环路滤波器参数的设计方法(包括1阶,2阶,3阶环路滤波器),通过比较闭环的参数设计方法的不足,提出了一种新的开环环路滤波器参数的设计方法,并做出总结,最后利用Cadence公司Virtuoso系列主要对二阶无源低通滤波器进行仿真,验证了本方法的正确性,有一定的实用价值。

数字通信系统定时恢复环路滤波器研究

为了提高数字通信系统中定时恢复环路的跟踪性能,对其中的环路滤波器进行了研究。使用两种不同的环路滤波器分别进行定时捕获和跟踪。设计了一种自复位滤波器,并将其和与滤波器组合起来构成了一个新的环路滤波器。利用帧同步脉冲在这两种滤波器之间进行切换,从而兼顾了定时恢复环路的捕获和跟踪性能。仿真结果表明,在最差的初始条件下,新的环路滤波器在64个码元之内实现了定时捕获,且跟踪性能优良。该滤波器结构简单,适于在高速数字接收机上实现。

锁相环环路滤波器噪声特性分析与仿真

为估计环路滤波器对锁相频率合成器输出相位噪声的贡献,建立了一种常用的有源差分环路滤波器噪声模型,并推导出滤波器中各噪声源贡献的噪声的理论公式。针对一实际滤波器贡献的相位噪声进行理论计算,考虑了滤波器中运放的非理想特性后,对滤波器中各个噪声源贡献的相位噪声进行了仿真。通过理论结果和仿真结果对比,得出理论公式对实际环路滤波器噪声进行了很好的估计。最后给出环路滤波器设计时在噪声性能方面的考虑。

高阶电荷泵锁相环环路滤波器的设计

考虑到电荷泵锁相环离散采样特性,本文提出了高阶电荷泵锁相环环路滤波器的模块化设计方法.它可以将电荷泵锁相环设计成任意要求的阶和型.这样的锁相环既能消除相位抖动,又能跟踪大的频率阶跃或斜升的输入信号.通过对所设计的电荷泵锁相环稳定性和特征分析,确定了环路参数的选择范围,得出n阶n型的锁相环均优于其他类型.对两种类型的电荷泵锁相环的仿真,结果表明了设计方法的有效性和分析方法的正确性.本文的设计方法为高阶电荷泵锁相环滤波器的设计提供了重要的参考和指导.

电荷泵锁相环2阶无源环路滤波器的设计

根据电荷泵锁相环系统的传递函数,详细推导了2阶无源环路滤波器的设计参数,准确定义了自然频率、阻尼因子等相关设计参数,给出了相位裕度与阻尼因子的关系表。运用Matlab和Spectre进行联合仿真,结果验证了设计公式的准确性。

动态环境下导航信号跟踪环路滤波器设计

研究了动态环境下导航信号跟踪环路中环路滤波器的设计,首先根据导航接收机的动态确定了二阶的码跟踪环和频率跟踪环以及三阶的载波相位跟踪环,然后以软件的方式设计了对应的数字环路滤波器,最后给出了环路滤波器参数的确定方法。

三阶锁相环环路滤波器参数设计

锁相环在通信、遥测、导航等领域有着广泛的应用,三阶锁相环由于其频率斜率跟踪能力,越来越受到重视,特别是深空探测的极窄带应用。利用系统稳定性分析方法和高阶系统分析理论,分别对两种模型的二阶环路滤波器,即理想二阶滤波器和三参数滤波器模型,推导了参数设计公式,给出三阶锁相环设计参数的模拟及数字环路公式,并与JPL数字锁相环(DPLL)的设计参数经验公式进行比较。仿真结果表明,3种设计方法近似相同,而所推导的参数设计方法优点在于可以灵活配置系统的零、极点的位置以及阻尼系数等多种参数,为各种变带宽和自适应算法提供理论和应用基础。

AVS环路滤波器的VLSI设计与实现

设计并实现了一种适用于AVS高清解码器的环路滤波器。该结构利用将水平边和竖直边相邻块数据分开存储的方法,以及流水线的滤波操作,加快了环路滤波器的处理速度,提高了工作频率。利用片内SRAM部分数据自更新的方法,减少了数据的传输。该VLSI实现采用0.18μm CMOS工艺综合的最高工作频率为167 MHz,电路规模约36 k等效逻辑门(含片内SRAM)。仿真结果显示,设计的环路滤波器能够对AVS高清视频(1 280×720 60帧/s)进行实时的环路滤波。该环路滤波器可用于AVS高清实时解码器芯片中。

锁相环中环路滤波器的设计与ADS仿真

本文首先分析了锁相环的基本组成原理,重点分析了环路滤波器技术。通过对锁相环的整体分析,得出其理想的线性模型;其次,以二阶无源低通滤波器为例,在综合考虑锁相环的带宽、相位裕度等参数的基础上,给出了对环路中关键模块—环路滤波器的设计方法;然后,利用ADS软件来实现优化仿真,并分析其结果。

有源环路滤波器的设计分析

在PLL频率合成器中,环路滤波器的设计对PLL的输出性能有着非常重要的影响。然而在某些场合VCO要求的调谐电压比PLL的充电泵输出电压高得多,这种情况下就必须选用有源环路滤波器。有源环路滤波器基本上可以分为差分结构和单端结构2种,可根据实际应用的PLL充电泵输出来进行选择。在进行有源环路滤波器的设计过程中,选择合理的环路滤波器拓扑结构以及低噪声放大器将最小化对PLL相位噪声的影响。

锁相环环路滤波器的模拟设计

介绍了 ADI Sim PLL Ver2模拟软件的性能及特点 ,并阐明了利用该软件设计不同频率下环路滤波器 (低通滤波器 )的方法 ,环路滤波器是频率合成器的关键部分 ,直接影响无线通讯的载波质量、接收性能、发射和接收信噪比、接收灵敏度、通讯距离等 ,严重的会影响到频率的合成 ,导致系统瘫痪。该模拟软件具有功能强大、快捷、方便的特点 ,能对不同的频率进行准确、可靠的模拟 ,设计出合理、稳定的环路滤波电路 ,保证整个系统的需要 ,可广泛地应用于 GSM、CDMA、WLAN。

AVS环路滤波器的FPGA优化及实现

针对AVS环路滤波的算法原理,用VHDL语言完成了在FPGA硬件平台上的设计和仿真实现。环路滤波器对滤波数据的存储结构进行了合理的安排,用连续地址和跳变地址相结合的方式读取数据,并实现了读取数据的同时并行进行计算操作,减少了环路滤波所占用的时钟周期,提高了计算效率。该设计基于Xilinx公司的Virtex-4平台实现,最高时钟频率可达到140 MHz,满足AVS实时编码要求。

对光纤环路接入网接口数字滤波器的改良

介绍了在高级准同步数字体系(APDH)中的2MB s接口的数字环路滤波器的改良方案。此方案让原本在小型局域网中占领不小市场的APDH光线环路数据传输交换系统的总体性能有了一定程度的提高。此方案同样也适用于APDH中的其它接口模块。

基于电荷泵锁相环的有源环路滤波器的设计

环路滤波器是锁相环中的一个关键模块,对宽带高压VCO进行调谐时,常采用有源滤波器。在论述了电荷泵锁相环基本原理的基础上,对有源环路滤波器的结构以及滤波器对锁相环性能的影响进行了分析,推导出有源环路滤波器参数的设计方法。根据课题设计了三阶有源环路滤波器,用ADS工具对锁相环系统性能进行仿真,仿真结果与理论相吻合。实验结果表明,所设计的滤波器满足了课题的要求,验证了本方法的正确性。

双通道环路滤波器的分析与设计

在微波宽带锁相系统中,双通道环路滤波器是必不可少的部件,它对锁相系统的捕捉等性能,尤其是对获得低相位噪声特性起着极其重要的作用。本文介绍这种环路滤波器的工作原理、分析模型、主要特点、电路设计实例,以及所获得的主要实验结果。

PLL频率合成器中有源环路滤波器的设计与仿真

为提高PLL频率合成器的性能,简化环路滤波器的设计过程,提出了PLL频率合成器中有源环路滤波器的一种设计方法。首先给出一种实用的三次特性的有源环路滤波器结构,根据电路结构求出其频率特性,结合PLL频率合成器中鉴相器-VCO-分频器的相位传递函数,确定使系统稳定的相位最大返回处频率,合理分配滤波器的零、极点,进而综合出环路滤波器的设计方法,以及电路中各元件的计算公式。文中给出了设计实例并进行了PSPICE仿真,结果表明其性能完全能达到设计要求。

基于FPGA的K计数环路滤波器的设计

介绍了K计数环路滤波器的基本结构和工作原理,提出了一种基于FPGA的K计数环路滤波器的设计方法,采用Verilog硬件描述语言进行编程,Xilinx ISE软件进行综合及时序模拟。

适用于AVS的自适应环路滤波器硬件设计

设计了一种适合于AVS的自适应环路滤波器,由于计算复杂度高的特点,采用并行加流水的方法实现自适应环路滤波的硬件设计,达到了实时解码的要求。采用Verilog语言进行设计、仿真,通过FPGA验证。用0.18滋mCMOS工艺库综合,电路规模为3万门左右,最高频率能够达到140MHz,可实时解码720p/1080i高清AVS码流。