现场可编程门阵列及其设计技巧与应用

本文介绍了现场可编程门阵列(FPGA)的结构,设计开发流程等有关知识。同时,还介绍了FPGA设计过程中的一些经验之谈以及应用举例。

基于硬件可编程逻辑的SAT求解算法研究与进展

布尔可满足性SAT问题作为第一个被证明的NP完全问题,是计算机理论与应用的核心问题,有着重要的应用价值,因此近年来涌现了各种各样SAT求解器。但是,SAT求解器的运算效率始终是影响其应用的关键因素,所以利用硬件的高性能与并行性来加速SAT求解过程已成为验证领域的一个研究热点。归纳总结了在SAT求解过程中,利用硬件现场可编程门逻辑FPGA的并行性和灵活性加速求解过程的各种算法研究,着重总结分析了应用型SAT求解器的加速策略。通过对各种方法的深入分析,指出它们的优缺点,为未来的研究提供了思路。

飞兆半导体推出双向逻辑门光耦合器

飞兆半导体公司（Fairchild Semiconductor）开发出全双工、双向逻辑门光耦合器。它具有高抗噪能力和经验证的可靠光隔离性能，适用于工业现场总线通信、可编程逻辑控制、伺服控制，以及逆变器、工厂自动化、过程控制和测试测量等应用。支持系统之间的数字信号隔离通信，而且不会与接地环路或危险电压导电。

雷达检测波门的设计方法与原理

主要介绍了雷达检测波门总的设计方法与原理 ,以及用 FLEX10 K系列的 PLD进行雷达检测波门产生器设计的方法与原理。

实时多波门图像归一化相关算法的设计与实现

大模板、多波门的相关算法在图像信噪比低、重复模式较多的情况下具有稳定性好、解算精度高的优点,因此其在视场运动分析应用中倍受关注。本文针对大模板、多波门相关运算实时性的问题,提出了一种并行流水运算结构。该结构能够完成对ITU656数字视频码流进行32×32的模板实时归一化相关运算,依据当前码流在图像中的位置信息,实时切换模板,实现多波门搜索。实验结果表明,该结构相关运算仅延迟1.04μs,有效地解决了运算实时性问题。

便携式e指数周期信号发生器的研制

介绍了便携式e指数周期信号发生器(以下简称周期信号发生器)的研制。该周期信号发生器可以模拟反应堆的电离室探测器输出,产生按e为底的指数周期正负方向变化的微电流信号。该周期信号发生器适用于功率测量、周期测量以及反应性测量等多种反应堆物理参数测量的专用仪器的调试和功能校验。本文介绍了周期信号发生器的硬件设计、软件设计、测试和应用。该周期信号发生器采用FPGA(现场可编程逻辑阵列)、单片机及LCM(液晶显示模块)等数字技术进行设计,具有集成度高、体积小、功耗低等特点,整机便于携带,操作简单直接,可以应用在狭小的工作空间。该周期信号发生器作为一种有效的手段,已经成功应用于多个反应堆相关设备的调试中。

基于查表原理的单对磁极编码器研制

与光电编码器相比,磁性编码器结构简单、易微型化、且不受尘埃及结雾的影响,但其分辨率和精度较低且难以提高,严重制约了其应用和发展。针对单对磁极编码器,深入分析了传统处理方式上存在的缺陷,提出一种基于标定查表的信号处理方式。采用六路霍尔传感器均布在圆周上,把变化的磁场转换成电压信号,经差分得到查表用三相电压信号。在离线状态下,用高精度光电编码器对电压信号与电机旋转角度进行标定,并把角度数据存储在EEPROM中。工作过程中采用三相电压信号分区间查表得到电机旋转角度值,用FPGA(programmablegatearrayField)进行信号处理,实现了分辨率15位,精度14位(16384线)的角度输出,能够满足电机恶劣环境下高精度位置检测的要求。

基于FPGA的OFDM基带发送系统设计与实现

在对IEEE802.11a和OFDM技术做了深入研究的基础上,针对IEEE802.11a协议设计了OFDM基带发送系统的参数,提出了OFDM基带发送系统的实现方案,利用Xilinx FPGA软硬件开发平台分别对结果进行了软件仿真和硬件测试。测试结果表明,该设计正确地在FPGA硬件平台上实现了基带发送系统所需的功能,具有较高的稳定性和可靠性,有一定的实用价值。

基于IP Core的FIR数字滤波器的FPGA实现

介绍使用EDA工具及IP Core开发基于FPGA的FIR数字滤波器,采用去伪延迟控制器,截除因滤波器延迟产生的伪信号。使用FDATool工具设计FIR数字滤波器,利用现有的IP Core在FPGA器件上实现滤波器设计,借助ChipScope Pro工具验证实现结果。整个过程方便、快捷;去伪延迟控制器效果明显。

基于FPGA的气动柔性手指的神经网络控制器设计

研究了气动柔性手指智能控制策略的硬件实现,设计了气动柔性手指的神经网络控制器。气动柔性手指神经网络控制器是在已经对气动柔性手指进行运动学和动力学分析的前提下,使用MATLAB对神经网络进行试训,依据训练所得的权值和阈值,在现场可编程门阵列集成环境下,基于超高速集成电路硬件描述语言完成的。该控制器适用于具有复杂智能控制策略且对实时性要求高的多手指控制系统。

基于Nios Ⅱ的LED显示屏控制系统

主要阐述以ALTERA公司的FPGA为核心的基于Nios Ⅱ软核的嵌入式LED显示屏控制系统的设计方法。简要介绍片上系统(SOC)和可编程片上系统(SOPC)的概念,以及使用SOPC技术的灵活性和优越性;从系统的角度提出LED显示屏控制系统的完整设计方案,给出基于Cyclone Ⅱ芯片的Nios Ⅱ的LED控制器框图,并得到在Quatus Ⅱ中进行仿真的结果;结果表明利用ALTERA 的Cyclone Ⅱ芯片设计实现LED显示屏控制器优势明显。

变压器套管介质损耗在线监测装置

设计了一种变压器电容型套管介质损耗在线监测装置。针对谐波分析法,提出利用IRIG-B码授时实现异地高精度同步采样,并采用EIA-485总线实现监测装置与套管智能电子设备(intelligent electronic devices,IED)之间通信的介质损耗测量方案。采用内嵌处理器软核NiosⅡ的现场可编程门阵列器件EP1C6Q240I7完成对模数转换采样芯片ADS8505的控制,采用数字信号处理器TMS320F28335对信号进行快速傅里叶变换等处理,监测终端将数据信息通过EIA-485总线传送至套管IED。试验结果表明,该装置介质损耗测量的精确度和稳定度都比传统装置有很大的提高。

高频感应加热全数字锁相环的分析与FPGA实现

全数字锁相环存在非线性部件,传递函数难以表达。通过Z域分析法选择合适的参数,分析了触发器型全数字锁相环的工作原理,得出Z域闭环传递函数,并以此研究了锁相环的全局稳定性和稳态误差,提出了各参数的约束条件。采用Xilinx ISim仿真与FPGA逻辑器件验证相结合的方法实现了一种单相全数字锁相环,并给出实验结果。结果表明,该锁相环具有锁相范围宽、动态响应快和稳态误差小的特点,具有一定的应用价值。

基于FPGA的VGA汉字显示系统设计与实现

提出一种基于Xilinx公司的Spartan-3E的FPGA显示方案,由于FPGA芯片具有可靠性高、编程灵活、体积小等优点,采用其控制VGA接口进行汉字显示,有效地解决了通用处理器控制VGA接口显示汉字的缺点。对新方案进行理论分析和实验,结果证明该方案达到了预期效果。

基于FPGA的信号与系统实验箱信号源设计

介绍了自主设计开发的信号与系统实验箱中信号源模块的软硬件设计。整个设计以FPGA为核心,Quaturs Ⅱ为开发平台,采用VHDL语言,利用直接数字频率合成技术实现。可以通过灵活的按键开关进行频率、波形选择,输出实验模块所需信号。经仿真验证和实际运行结果表明,信号源模块满足设计要求,在实际教学中获得良好效果。

基于FPGA的光栅信号智能接口模块

在高精度数控机床中,常由直线电机和光栅尺构成闭环系统,如果光栅尺的信号直接由CPU来处理,则占用CPU的很多软硬件资源,而且其实时性不能保证。利用现场可编程门阵列(FPGA)的高速、高密度、可在线修改的特点,设计一智能接口模块。不但实现了X-Y轴光栅信号的细分、辨向、位移测量,还能准确测量并显示速度,最后,通过接口电路把位移、速度等信号传到上位机。仿真结果证明该设计的实时性好、位置控制误差小于2μm。

消除CPLD/FPGA器件设计中的毛刺

复杂可编程逻辑器件CPLD和现场可编程门列阵FPGA在现代数字系统设计中起着越来越重要的作用 ,但系统设计中出现的毛刺往往成为系统设计成功与否的障碍。本文介绍了CPLD FPGA设计中毛刺产生的原因 ,详细分析了在EDA环境下对毛刺进行判断与定位的原理 ,论述了利用EDA工具消除毛刺的 3种方法与具体实现。通过实例分析表明 ,借助于功能强大的EDA工具 ,不仅可以在设计中十分方便地发现毛刺 ,而且可以精确定位 ,进而寻找消除毛刺的最佳方法和进行结果的验证。

海洋石油地震勘探拖缆模拟系统设计与实现

大容量数据模拟系统一方面用于对现有系统进行极端性测试,揭露被测试系统存在的问题,从而使得系统更加完善;另一方面为被测试系统应用于更加严格条件下的工作做前导性试验和准备。论文基于海上石油勘探实际应用中的一个拖缆模拟系统,详细介绍了基于FPGA的大容量数据模拟系统的设计思想和基本实现,可作为此类应用的设计典范,提出的结构框架也可作为数据采集类应用的设计参考模型。

基于FPGA的植物工厂控制系统研究

提出了一个植物工厂控制系统的设计方案,并对方案的硬件实现进行了详细的阐述。系统的现场单元采用基于NIOS的嵌入式处理器为核心器件,以充分发挥基于FPGA的NiosⅡ处理器的优势。由FPGA-EP1C12Q240C8完成数据采集、数据处理及气候环境参数调节等控制功能,并把数据通过串口传送给主机(PC机),从而实现控制系统的数据处理、监控和维护等功能。

基于IMPULSE C的GF(P)域椭圆加密算法的硬件加速

研究了大素数域上的椭圆曲线加密算法,基于IMPULSE C语言,对该算法进行编程实现;在标准射影坐标系下,对点加和倍加算法进行并行化改进,并且在编程时利用编译器特性做了进一步的并行化。通过对加密算法合理的软硬件分割,将计算量大而且复杂的点乘运算作为硬件部分,通过现场可编程门陈列(FPGA)进行硬件加速;将加密协议的其他部分作为软件部分,在传统CPU上执行,并将硬件部分生成VHDL代码。分别进行加密算法的CoDeveloper的桌面仿真和生成的硬件VHDL代码的ISE综合仿真。最后将该加速设计在Xilinx Virtex-5 xc5vfx70tFPGA开发板上作了实现,基于FPGA的实验结果表明,P-192上点乘运算处理在133 MHz时钟下用时2.9 ms,硬件资源分配合理,与现有的手工编写的HDL代码相比,具有并行加速优势。