图形处理器片段处理单元的设计与实现

针对图形处理器三维引擎中对图形的后期处理需求,实现片段写入帧缓冲区前的测试、混合、逻辑操作、累积、清除和屏蔽等关键功能。分析并提取了Open GL核心库中的片段处理相关函数,确定了片段处理单元要实现的功能;合理安排多个片段处理功能的执行顺序,设计了基于流水线的片段处理单元结构;采用Verilog HDL对电路进行描述,采用Cadence NC-Verilog仿真工具进行虚拟验证,采用Xilinx的ISE工具进行综合,并在Xilinx Virtex6XC6VLX760 FPGA上进行原型验证,电路工作频率可以达到180 MHz,测试功能正确。在SMIC 65 nm CMOS工艺下,采用Synopsys Design-Compiler对设计进行综合,电路工作频率达到300 MHz,满足设计需求。

一种基于FPGA的微处理器系统

介绍了一种基于FPGA芯片的微处理器系统 ,阐述了系统的组成与设计原理 ,给出了主要的仿真结果 .该系统用VHDL语言设计 ,具有多种指令 ,可实现四位操作数的各种运算 ,可用于片上系统的控制模块 ,充分展示了FPGA的强大功能和优越特性 .

基于图形处理器的转变边缘传感器读取系统信号处理技术研究

针对转变边缘传感器读取系统的信号处理需求,在现场可编程逻辑门阵列信号处理模式的基础上,基于图形处理器、通用并行计算架构等平台进行信号仿真处理技术研究;将联合现场可编程逻辑门阵列与图形处理器的信号处理模式应用于TES的信号读取和处理中,简化了算法的复杂度,提高了信号处理系统的灵活性,并利用模拟信号,验证了将该处理模式应用于中国西藏阿里原初引力波探测实验的可行性.

FPGA器件XCS40XL及其在多画面处理器中的应用

FPGA器件XCS40XL是Xilinx公司推出的低价格、高性能现场可编程门阵列 ,文中详细讨论了XCS40XL中三大模块(CLB、IOB、布线通道)的结构和功能。

基于FPGA的高速实时三通道脉压处理器研究

脉压一直是雷达处理系统中的关键技术。本文研制了一个基于 FPGA芯片 Xc2 v5 0 0的三通道高速实时数字脉压系统。针对脉压算法的特点 ,提出了一种硬件共享的结构 ,节省了系统资源。通过硬件的并行结构加快处理速度 ,从而使系统达到能在 96 .2 3μs内完成三路 5 12点信号的脉压。用块浮点的算法改善了定点算法的精度 。

基于FPGA的微处理器SET敏感性评估方法

为了快速准确地的评估微处理器单粒子瞬态(single event transient,SET)软错误敏感性,文章提出了一种改进的基于现场可编程门阵列(field programmable gate array,FPGA)故障注入的软错误敏感性评估方法。该方法通过分析微处理器门级网表和时序文件,提取SET故障注入位置和传输延时信息,使用扫描链实现SET故障脉冲的注入,同时考虑了时窗屏蔽效应、逻辑屏蔽效应和电气屏蔽效应对SET故障脉冲传播的影响;并使用该方法对PIC16F54微处理器进行了故障注入。实验结果表明,基于该方法进行故障注入及软错误敏感性评估所需的时间比Isim软件仿真方法提高了约4个数量级。

基于FPGA的FFT处理器设计

在OFDM系统中,调制和解调是通过FFT来实现的,FFT算法的实现是实时高速信号处理系统设计中的难点。针对FFT在OFDM通信系统中的实际应用,提出了一种切实可行的基于FPGA(现场可编程门阵列)的FFT实现方法与硬件结构。论文重点介绍FFT控制模块的设计原理,设计了一种新的FFT控制器结构,并采用Quartus对控制器做了详细的仿真研究。结果表明控制器使蝶形运算、读取数据、存储数据等操作协调一致,而且提高了系统的处理速度,在计算和数据通信间取得了平衡。

基于FPGA模拟片上多核处理器的新方法

为了解决使用现场可编程门阵列(FPGA)进行大规模片上多核处理器模拟的容量限制难题,提出了一种新颖的FPGA模拟方法。该方法通过混合真实的处理器核与伪造的处理器核,使用1个或2个FPGA即可模拟整个片上多核处理器,而且可以有效克服FPGA的容量限制问题,同时又不过多损害对多核处理器行为特征的有效模拟。用此方法实现了周期精确的全芯片模拟,并使用流片后的片上多核处理器芯片对此模拟方法进行了有效性验证。实验很容易地实现了50MHz以上的模拟速度,比基于相同设计的软件仿真快10万倍以上。模拟速度的大幅度提升,使得可以启动未经修改的Linux操作系统和运行完整的多用户SPEC CPU2006 train测试集。这种混合真实处理器核与伪造处理器核的模拟方法为片上多核处理器的功能验证和性能评估提供了一种简单高效的途径。

一种雷达信号侦察处理器的设计与实现

研究一种基于FFT/IFFT、全FPGA实现、环形结构的电子战数字接收机信号处理器.该处理器由4片FPGA分别实现高速数据传输接口、FFT/IFFT运算及信号的时/频域检测,FPGA以分布式、多总线、并行、流水方式工作.可检测最多4个同时到达的脉冲雷达信号的载波频率及脉冲描述字等参数,当采用256 K(1 K=1024)点的FFT变换3、2 K点的IFFT变换时,检测出4个信号的典型用时约20 ms.由一块板卡完成了数据的接收、运算和时频域信号检测等工作.

面向移动设备的可编程像素渲染器的设计

传统的图形处理器中的像素混合单元是用功能固定的电路来实现的,实现了一个高性能的面向移动设备的可编程像素渲染器的设计。该处理器采用定点数操作,实现了4路共128位的单指令多数据的运算单元和具备数据旁路功能的8级流水线。这些结构特性有效地减少了电路面积,提高了像素渲染器的运算速度。该像素渲染器在FPGA平台上的实验结果表明,用户可以通过编程实现自定义的像素混合算法,以渲染出各种不同的特殊效果。

一种基于DSP与FPGA实现场发射平板显示器视频信号处理系统的方案

数字视频信号处理涉及对高速实时视频信号的传输和处理,要求相关电路系统具有强大的数据处理能力。介绍一种以DSP和FPGA器件为核心构建的场发射平板显示器视频信号处理系统方案,并以TI公司的DSP芯片TMS320C6713和Xilinx公司的FPGA芯片XC3S200-PQ208来实现系统方案,在自主研制的4.5 inch(11.43 cm)160×120分辨率单色场发射平板显示样屏上得到了功能验证。所设计的视频信号处理电路方案把两种处理器的性能优势结合起来,具有微处理器嵌入式系统的优点,同时可实现并行算法结构,满足视频信号传输和处理的高速实时性要求。

DSP处理器单粒子翻转率测试系统的研制

航天器及其内部元器件在太空中会受到单粒子效应(SEE)带来的威胁,因此航天用电子器件在装备前必须进行抗SEE能力的测试评估。针对传统测试方法存在的测试系统程序容易在辐照过程崩溃、统计翻转数不准确、单粒子闩锁(SEL)辨别不清晰和忽略内核翻转统计等问题,设计了一种测试系统,通过片外加载与运行程序从而减少因辐照导致片内程序异常的现象;通过片外主控电路统计被测电路翻转数使统计翻转结果准确;通过主控电路控制被测电路时钟供给排除因频率增加导致电流过大而误判发生SEL的情况;通过内核指令集统计内核翻转数。实验结果表明,该测试系统可以实时全面地监测数字信号处理器(DSP)的SEE,并有效防止辐照实验器件(DUT)因SEL而失效。

龙腾Stream流处理器验证

芯片设计复杂度的提高迫切地需要先进的方法学以应对巨大的验证工作量。通过开发基于System Verilog的覆盖率驱动的自动化验证平台,对龙腾Stream流处理器的指令集进行了功能验证。实验结果表明,该验证平台提高了验证效率和功能覆盖率,具有良好的重用性和可移植性。搭建FPGA原型验证系统对流处理器的功能和系统性能进行了评测,并提出了优化流处理器加速性能的方法。

SM2专用指令协处理器设计与实现

国家商用密码算法SM2是基于椭圆曲线密码学(ECC)而制定的公钥密码协议,已被国际标准化组织(ISO)确立为国际标准。在实际应用中,SM2算法计算过程的复杂性使其面临实现效率低的问题,并且在实现过程中还会出现与密钥相关的侧信道信息泄露。为了解决上述问题,设计了一种适用于SM2的专用指令硬件协处理器。协处理器包含接口逻辑、取指单元、译码单元、执行单元、程序存储单元和数据存储单元,借鉴通用CPU的流水线技术,将指令的实现过程分为取指、译码、执行、写回四级流水,以提高计算效率。经过在Xilinx ZYNQ-7 FPGA上的实验验证,协处理器可以通过自动执行程序存储单元中的指令序列正确实现SM2加密、解密、签名、验签的计算过程,计算一次标量乘的时间约为2.25 ms,共占用7146个Slice,其指令序列还可以按照软件实现方式进一步优化,说明协处理器具有速度快、面积小、灵活性高的特点。经过理论分析,协处理器可以实现常时的指令序列,具有一定的抵御侧信道攻击的安全性。

基于RISC-V处理器的固件更新系统设计

为简化嵌入式开发人员更新RISC-V处理器固件的操作流程,提出了一种易操作、高效且稳定的固件更新系统设计方法,包括BootROM引导流程设计和在应用中编程(in-application programming,IAP)设计。在BootROM引导流程设计中,通过启动参数再配置的方法,可使此引导流程兼容多种启动模式,如SRAM启动、主内存启动。在IAP设计中,处理器先通过通用异步收发传输器(universal asynchronous receiver/transmitter,UART)接收从上位机发送过来的新固件,该固件采用Ymodem协议发送,再通过串行外设接口(serial peripheral interface,SPI)进行片外Flash的重新烧写,以完成对系统固件的更新,同时,为保证接收新固件的可靠性,加入了循环冗余校验(cyclic redundancy check,CRC)算法。在现场可编程门阵列(field programmable gate array,FPGA)上对该系统进行了多次测试,均完成了对系统固件的更新,验证了该设计的可行性与稳定性。

用FPGA实现机载全姿态指示仪图形硬件填充

论述一种基于DSP和FPGA的机载图形显示系统 ,并提出一种新颖的基于FPGA的动态画面的硬件填充方法 在填充操作过程中 ,由DSP完成画面中填充区域边界的标志运算 ,FPGA完成填充画面像素的刷新操作 。

基于FPGA+DSP的实时图像处理平台的设计与实现

药用管制瓶在灌装前必须进行多个指标检测。针对实际生产的需要,基于FPGA和DSP,提出并设计了小型化、低功耗的多通道高速实时图像采集、处理和显示系统。给出了影响系统性能的主要因素。

一种应用FPGA完成图形及汉字显示的方法

近年来,随着嵌入式系统的迅猛发展,嵌入式技术的研究已经成为当今的一个热点话题,尤其在航天领域中,更是大量应用到嵌入式技术。伴随着载人航天事业的发展,提供一整套图形化的人机显示界面给仪表设备,可以更加方便宇航员的操作与监测。所介绍的是一种基于FPGA技术实现的显示支持系统的研究,二次开发者可以在此基础上进行用户界面的开发,从而可以大大提高开发的效率。