基于现场可编程逻辑门阵列的超声波管道测厚

根据超声波基本原理以及现场可编程逻辑门阵列(FPGA)技术设计了超声波测厚仪及超声波轮式探头,并且实现了基于FPGA的信号处理的软件编程。对管径φ139.7mm,标称壁厚h 7.72mm的标准样管的测量实验结果表明:本文所设计的系统可靠性好,抗干扰能力强,测量精度高,测量误差小于0.1 mm。

基于现场可编程逻辑门阵列的磁控忆阻电路对称动力学行为分析

将含绝对值项的磁控忆阻器引入改进型蔡氏电路,构建新型磁控忆阻混沌电路,通过分岔图与Lyapunov指数谱创新性地观察到系统的对称分岔行为,揭示系统双参数平面内运动状态分布的对称性.同时,基于忆阻电路参数-初值平面的系统运动分布图,分析对称吸引域内系统的多稳态特性,相图的绘制进一步证明电路多稳态现象的存在性.此外,应用现场可编程逻辑门阵列完成电路实验,在数字示波器上捕捉实验结果,证明所构磁控忆阻电路的物理可实现性.

基于复杂可编程逻辑器件的超声电机小型电源

首先分析了超声电机电源驱动信号的占空比与输出电压幅值和能量利用率之间的关系,提出采用40%占空比驱动信号的合理性。随后介绍了采用CPLD为信号发生器的超声电机小型电源的设计方案,并用它驱动自制的φ45的行波型超声电机,验证了设计方案的合理性。与普通驱动器相比,新驱动器体积减小了66%,元件数减少了40%,基本满足了实用性的要求。

基于数字信号处理器与复杂可编程逻辑器件的三相电流源型超导储能不间断电源及其控制策略

该文介绍了一种基于DSP与CPLD的三相电流源型SMES-UPS装置,该装置在电网正常时可以用作超导纵场线圈(TFSC)的励磁电源,而在电网故障时又可以用作低温和真空系统的UPS电源。在电网正常时,通过对变流器交流侧有功、无功电流的控制不但可以保证超导线圈上电流按照设定速度上升到稳态值,而且可以保证变流器网侧的单位功率因素运行和低谐波污染;在电网故障时,通过分析负载电压和电流之间的定量关系,提出了基于负载电压反馈的交流侧电流实时控制策略,不但可以保证负载电压的幅值和频率稳定,还可以电压相位不随负载性质的变化而变化。文中还介绍了基于DSP与CPLD的SMES-UPS控制系统,该控制系统结构简单、可编程程度高。1 kVA的SMES-UPS样机实验结果表明文中所述的控制算法及其控制系统能够很好地实现SMES-UPS兼作EAST纵场励磁电源和低温、真空系统UPS电源的双重功能。

基于复杂可编程逻辑器件的流速快速测量系统

以旋浆作为传感器测量流速,关键是要获得旋浆的旋转周期T。对T值的几种测量方式和误差进行了分析比较。为克服测频方式在多通道、低流速时测量速度慢、误差大等缺点,并充分利用中断方式响应速度快等优点,提出了用中断方式实现计数标准时钟数以测量脉冲宽度的方法,从而实现低流速下的多点快速、准确测量,并详细阐述了系统依托复杂可编程逻辑器件实现中断测脉宽的具体方法。系统克服了传统方法的不足,能够满足多点流速的同步、快速、精确、自动测量。

现场可编程逻辑器件在变频调速系统中的应用

文章简要地介绍了现场可编程逻辑器件的分类和特点 ,然后 ,综述了几种交流变频调速系统的实现方法 ,以及近几年来这种新型电子器件在交流变频调速系统中的应用 ,并分析了这种应用方案的优缺点。

现场可编程逻辑器件在相位差测量系统中的应用

文章简要地介绍了可编程逻辑器件的分类和特点,然后综述了几种相位差测量系统的实现方法,提供了这种新型电子器件在相位差测量系统中的应用方案。

基于复杂可编程逻辑器件的三相混合式步进电动机正弦波微步驱动技术的研究

介绍了一种以复杂可编程逻辑器件器件ispLSI1032E为核心来实现微步驱动的三相混合式步进电动机系统。通过采用正弦波微步驱动方式,提高了系统抑制低频振荡的能力。实验证明,采用该控制方式实现的混合式步进电动机系统具有无低频振荡、分辨率高和运行平稳的特点。

基于现场可编程逻辑门阵列的STM32单片机自动下载通用串行总线的设计

通常对STM32单片机的烧录方式有在系统编程(in-system programming,ISP)与在电路编程(in-circuit programmer,ICP)两种方式,而两种方式都需要安装特定驱动与专业软件的电脑执行,这无疑对受环境限制无法使用电脑或没有一定专业知识的用户造成困扰。本项目利用现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)和STM32协同开发一款可下载固件的通用串行总线(universal serial bus,USB)。受FOTA技术(固件更新技术)的启发,该项目把从电脑端编译好的二进制文件或十六进制文件通过STM32 hal库生成的虚拟USB下载到作为闪存(Flash)的W25Q64芯片里,通过STM32与FPGA的通信,把数据从Flash里取出,通过串口发送给FPGA,把FPGA作为随机存储器(Access Memory,RAM)实现数据流速度可调节的输出。

基于现场可编程门阵列的新型可编程逻辑控制器在线调试技术

针对基于现场可编程门阵列(FPGA)的新型可编程逻辑控制器(FPGA based PLC)的在线监控问题,提出了泛化的基于FPGA技术对嵌入式片上系统(SoC)进行在线监控的方法。该方法设计了一个FPGA片上通信系统,系统内部固化基于UART的ModBus通信协议栈,通过串口与计算机上位机进行通信;采用双口RAM(DRAM)作为与监控对象间共享的数据缓存区,通过中断机制实现缓存数据的同步交换。性能分析结果表明,该方法将SoC处理监控通信的时间百分比降低至0.002%,确保了监控数据传送的实时性,且使SoC能够获得更佳控制性能。在Altera的cycloneⅡ系列芯片开发板上验证了方案的可行性。

基于现场可编程门阵列的RISC处理器设计

基于现场可编程门阵列(FPGA)平台,设计嵌入式精简指令集计算机(RISC)中央处理器(CPU)。参考无内部互锁流水级微处理器(MIPS)指令集制定原则设计CPU指令集,通过分析指令处理过程构建嵌入式CPU的5级流水线,结合数据前推技术和软件编译方法解决流水线相关性问题,并实现CPU的算术逻辑单元、控制单元、指令cache等关键模块设计。验证结果表明,该嵌入式RISC CPU的速度和稳定性均达到设计要求。

复杂可编程逻辑器件在弹跳消除电路中的设计与应用

按键的弹跳现象,是数字系统设计中客观存在的问题.为了增加电路设计的灵活性,选用MAX+plusⅡ软件,采用自顶向下的模块化设计方法,提出一种利用CPLD器件实现的弹跳消除电路,该电路具有故障率低、使用灵活、便于修改、在系统可编程性及可移植性强等优点.

基于复杂可编程逻辑器件的数字频率计设计

选用在系统可编程大规模集成 isp LS110 32 - 70 PL CC84芯片作硬件电路 ,以 L attice Ex-pert7.1作 EDA设计工具 ,设计一种新型数字频率计 ,该频率计采用 ABEL- HDL对其中的各部分元器件进行编程 ,实现了闸门控制电路、计数电路、多路选择电路、位选电路、段选电路等。频率计的测频范围 :1Hz～ 70 MHz..该设计方案通过了软件仿真。

复杂可编程逻辑器件(CPLD)在船舶随动舵设计中的应用

利用CPLD对船舶随动舵进行了模拟设计和仿真实验,介绍了利用CPLD实现复杂逻辑功能的具体方法。

复杂可编程逻辑器件设计中延时影响的仿真分析

为分析复杂可编程逻辑器件延时性能对数字系统设计中延时的影响规律,针对数字逻辑延时单元核的数学模型,采用硬件描述语言和图形方式实现了基本数字逻辑延时单元核,通过数字核复用建立了多延时单元部件,并运用电子设计自动化软件,通过选择不同的复杂可编程器件对延时单元进行了仿真分析.结果表明,数字逻辑设计中的延时与复杂可编程器件的延时性能、综合布局布线选择的逻辑块以及互连资源有关.所得到的结果为复杂数字逻辑系统的延时设计与分析提供了理论与实验依据.

现场可编程门阵列 第一讲 现场可编程门阵列FPGA概述

IC技术讲座是本刊2005年推出的全新技术类栏目。为了让工程师在设计开发中完善和拓展基础理论与系统知识,丰富应用经验,《世界电子元器件》和中电网联合清华大学等知名院校共同创办了这个栏目,特约知名学者、教授以及著名半导体公司的应用工程师撰写,以系列讲座的方式对热点IC技术进行全面而系统的介绍,涵盖最新技术要点。最先开设的讲座将围绕三大课题:DSP、FPGA和嵌入式系统,每个课题都将连载6期。

用复杂可编程逻辑器件的嵌入式阵列实现逻辑设计

描述了复杂可编程逻辑器件 FLEX1 0 K1 0中的嵌入式阵列块 EAB的基本原理 ,分析了如何用多个 EAB实现更大规模的乘法器 。

用复杂可编程逻辑器件(CPLD)实现的数字钟控系统

以Lattice半导体公司的ispLSI10 3 2E - 70PLCC84为典型器件 ,ISPSynarioSystem3 .0为编程软件 ,介绍了利用在系统高密度可编程逻辑器件构成数字钟控系统的基本方法。

基于数字信号处理器和复杂可编程逻辑器件的单元级联多电平控制器的设计

根据单元级联多电平变换器拓扑结构及其脉宽调制技术的特点,以数字信号处理器和复杂可编程逻辑器件为核心,设计了多电平变换器的控制器。介绍了该系统的组成和工作原理,并给出了仿真结果。控制器具有硬件简单、柔性好和可靠性高等优点,特别适用于H桥级联型变换器多电平载波移相正弦脉宽调制的实现。

基于现场可编程逻辑门阵列的车牌识别系统设计

车牌识别技术在交通管理与执法中发挥了重要作用,但是车牌识别率的提高一直成为难题。本文尝试基于Cyclone集成板运用现场可编程逻辑门阵列技术(FPGA)建立FPGA的硬件开发平台,使用Verilog语言研制一个车牌快速识别系统,设计了其中图像二值化、图像定位、图像分割、字符识别等算法并实现,经测试动态识别率达到95%以上。