基于现场可编程逻辑门阵列的超声波管道测厚

根据超声波基本原理以及现场可编程逻辑门阵列(FPGA)技术设计了超声波测厚仪及超声波轮式探头,并且实现了基于FPGA的信号处理的软件编程。对管径φ139.7mm,标称壁厚h 7.72mm的标准样管的测量实验结果表明:本文所设计的系统可靠性好,抗干扰能力强,测量精度高,测量误差小于0.1 mm。

基于现场可编程逻辑门阵列的磁控忆阻电路对称动力学行为分析

将含绝对值项的磁控忆阻器引入改进型蔡氏电路,构建新型磁控忆阻混沌电路,通过分岔图与Lyapunov指数谱创新性地观察到系统的对称分岔行为,揭示系统双参数平面内运动状态分布的对称性.同时,基于忆阻电路参数-初值平面的系统运动分布图,分析对称吸引域内系统的多稳态特性,相图的绘制进一步证明电路多稳态现象的存在性.此外,应用现场可编程逻辑门阵列完成电路实验,在数字示波器上捕捉实验结果,证明所构磁控忆阻电路的物理可实现性.

基于现场可编程逻辑门阵列的STM32单片机自动下载通用串行总线的设计

通常对STM32单片机的烧录方式有在系统编程(in-system programming,ISP)与在电路编程(in-circuit programmer,ICP)两种方式,而两种方式都需要安装特定驱动与专业软件的电脑执行,这无疑对受环境限制无法使用电脑或没有一定专业知识的用户造成困扰。本项目利用现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)和STM32协同开发一款可下载固件的通用串行总线(universal serial bus,USB)。受FOTA技术(固件更新技术)的启发,该项目把从电脑端编译好的二进制文件或十六进制文件通过STM32 hal库生成的虚拟USB下载到作为闪存(Flash)的W25Q64芯片里,通过STM32与FPGA的通信,把数据从Flash里取出,通过串口发送给FPGA,把FPGA作为随机存储器(Access Memory,RAM)实现数据流速度可调节的输出。

基于现场可编程逻辑门阵列的车牌识别系统设计

车牌识别技术在交通管理与执法中发挥了重要作用,但是车牌识别率的提高一直成为难题。本文尝试基于Cyclone集成板运用现场可编程逻辑门阵列技术(FPGA)建立FPGA的硬件开发平台,使用Verilog语言研制一个车牌快速识别系统,设计了其中图像二值化、图像定位、图像分割、字符识别等算法并实现,经测试动态识别率达到95%以上。

用于下一代汽车专用集成电路(ASIC)的嵌入式现场可编程逻辑门阵列(eFPGA)

对于最近研究过新车的任何人来说,很难不注意到汽车电子产品的发展是多么的迅速。仅仅将三年前的汽车安全性技术与今天的技术进行对比,您就会发现摄像头数量已显著增加,以支持诸如全景可视、驾驶员注意力分散监测器、立体视觉摄像头、前向摄像头和多个后视摄像头等应用。除了摄像头,系统功能也增强了,包括自动紧急制动、车道偏离警告、后方盲点检测和交通标志识别等。

基于现场可编程门阵列的硬件时钟同步方法

基于工业以太网的分布式系统为实现高精度的同步数据采集和控制,对时钟同步提出了较高的要求。对基于嵌入式软件的时钟同步方案中同步精度较低的原因进行分析,提出了一种基于现场可编程门阵列(FPGA)的硬件时钟同步方法。使用FPGA对IEEE1588协议进行解析,采用FPGA和硬件描述语言设计时间戳获取、晶振频率补偿和时钟同步算法等模块。对基于工业以太网的分布式系统进行了测试,结果表明系统达到了亚微秒级的精度。

可编程逻辑器件架构设计展望

随着人工智能、区块链、云计算、大数据、边缘计算、智慧家庭、物联网和5G等信息技术的发展,其对电子硬件系统在系统频率、数据吞吐量、高速传输、数据带宽等性能方面提出了更高的要求,尤其是在国家电子信息技术政策的宏观引领下,信息产业升级需求驱动软件系统、硬件系统、基础元器件等信息技术不断向前发展.截至目前,作为电子硬件系统的核心基础元器件之一,现场可编程逻辑门阵列(Field Programmable Logic Array,FPGA)器件的集成规模、信号处理能力、数据带宽、系统频率,以及高速传输均达到较高水平,为信息技术应用做出了巨大贡献.然而,随着信息技术的不断发展,目前FPGA的性能越来越不能满足日益增长的电子信息技术硬件系统需求,FPGA性能升级势在必行.FPGA作为可编程逻辑器件,其可将处理器、存储器、协议模块、时钟模块、SERDES、PCIE、DDR控制器和DSP等集成在一起.同时,结合FPGA本身的可编程逻辑单元模块、互连线等,可在FPGA器件中形成一个高性能的复杂的系统应用设计.随着信息技术发展对高性能系统的要求,如何将上述资源有机结合在一起,充分发挥其性能优势变得日益紧迫和重要.因此,FPGA的架构设计重要性显而易见.在FPGA架构设计中,需要解决逻辑规模、布局布线延时、时钟偏斜、系统带宽、数据吞吐量、高速传输,以及资源的高效利用率等问题.下面我们将从基本模块结构设计、系统结构设计等进行概述,对未来FPGA架构设计趋势进行展望.

基于现场可编程逻辑门阵列的新型混沌系统实现

构建了一个新的五维变形蔡氏系统,通过数值仿真,分析平衡点的稳定性、分岔图和Lyapunov指数谱,研究系统特有的基本非线性动力学行为,还分析了改变不同参数时系统动力学行为的变化.基于混沌系统的数值仿真分析以及数字化处理技术,将五维变形蔡氏系统状态方程进行离散化处理,并根据IEEE-754标准和模块化设计理念构建出实现混沌系统变量运算关系的基本模块,进一步利用现场可编程逻辑门阵列硬件平台实现了五维变形蔡氏系统的混沌吸引子.研究结果表明,新五维变形蔡氏系统具有新的混沌动力学行为,并通过硬件证实了新系统的存在性和物理上的可实现性.

一种大规模光开关阵列驱动控制电路设计方法

提出了一种大规模光开关阵列驱动控制电路的设计方法,创造性地使用FPGA控制数模转换器和高速开关实现了高电平、低电平可任意调节,通过方案整体设计、电路设计、软件设计相结合的方法,完整介绍了一种新型大规模光开关阵列驱动控制电路的设计原理。试验表明控制电路切换速度小于2 ns。

可编程数字逻辑器件开发及其优化设计探讨

随着集成电路技术的迅速发展,已经进入了系统级集成电路的时代.介绍了可编程数字逻辑器件的开发,详细讨论了提高数字逻辑电路效率的的几种优化设计途径.

一种基于FPGA的可编程数字本振生成方法

近年来,随着相关技术的不断发展,基于现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)的直接数字频率合成技术(Direct Digital Synthesizer,DDS)已成为目前主流的信号合成技术,广泛应用于雷达、通信、国防等领域。然而,受限于FPGA的系统时钟,合成信号的频率范围有限。为了使合成信号获得更大的频率范围和更高的采样频率,提出一种可编程数字本振生成方法,并将该方法应用于频谱分析仪的数字本振频率合成上。实践证明,该方法能够准确产生需要的可变本振信号,且频率范围不受系统时钟频率限制。

基于FPGA的两阶段配电网拓扑实时辨识算法

对配电网拓扑进行准确的实时辨识是电力系统安全稳定运行的基础,但随着新能源的接入以及配电网规模不断增大,配电网拓扑结构的动态变化愈加频繁且难以辨识。然而,现有配电网拓扑辨识算法所使用的历史数据需要人工对其进行拓扑标注,且拓扑辨识时间长,难以实现配电网拓扑实时辨识。因此,文中提出了一种基于现场可编程逻辑门阵列(FPAG)的两阶段配电网拓扑结构实时辨识算法。该算法不需要预先给出配电网拓扑类别的数量,即可对已有历史数据进行相应的拓扑标注及分类,并且基于FPGA实现了对配电网拓扑的实时辨别。该算法分为2个阶段:第1阶段采用变分贝叶斯高斯混合模型,对已有历史数据进行相应的拓扑标注及分类;第2阶段采用麻雀搜索算法,使得支持向量机快速收敛得到最优参数,以实现对配电网拓扑结构的精准辨识。基于该算法,利用FPGA并行架构以及高速高密度特性建立了实时拓扑结构辨识平台。最后,通过算例分析验证了所提辨识方法的有效性和优越性。

一种双三次插值实时超分辨率VLSI设计

视频超分辨率技术具有广阔的应用前景,但基于深度学习方法的算法复杂度过高,难以实现实时计算.因此,近年来研究者们开始探索基于现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)的超分辨率算法加速器,以利用FPGA的优势来提高算法的性能和能耗,实现实时的视频超分辨率.设计了一种基于FPGA的高效高速双三次线性插值超大规模集成电路(Very Large Scale Integration Circuit,VLSI)架构,可用于4倍实时视频超分辨率.该FPGA架构解决了实现双三次插值过程中所需的复杂内存访问模式的问题,并提出了一种基于乒乓操作的数据重排硬件设计,将算法输出的特定顺序数据重新以行为主进行排列,使得硬件能够直接或较为简单地对接HDMI等视频接口.此外,采用状态机、流水线等方式降低设计功耗和减少时序违例,使得整个硬件设计可以更高频率运行.本研究在Zynq-7020 FPGA上实现了硬件架构,能够实时将qHD(960×540)的视频超采样为UHD(3840×2160)高清视频.实验结果表明,该硬件设计只需缓存1行图像像素,延迟仅为9.6μs,帧率达到192.9 Hz,成功实现实时处理.游戏图像数据集的测试结果表明,该设计峰值信噪比最高可达35.67 dB,结构相似度达到96.3%.

用于变频电机绝缘测试的高频高压脉冲发生器设计

高频高压脉冲是变频电机绝缘评估的关键技术之一,其产生、控制、保护与传统高压直流、正弦条件下的相应技术具有较大差异,已成为高频高压脉冲技术的关键难题。为此,采用时钟可达纳秒级的现场可编程逻辑门阵列,研制了一套边沿时间40~500 ns可调的高频高压脉冲发生器。基于半桥结构的脉冲发生器,提出测试容量达1600 pF、电压峰峰值可达24 kV的全桥拓扑结构。通过设计多级电压突降保护算法、电流脉宽实时检测、纳秒级脉冲控制技术以及多种抗干扰措施,保障了脉冲发生器在高频电磁干扰环境下安全稳定运行。实验结果表明,该脉冲发生器产生电压的脉宽和死区时间最小1μs,最大重复频率100 kHz,为变频电机全参数绝缘测试提供了新平台。

面向FPGA-TDL-TDC的延迟时间逐位校准网络

时间数字转换器(TDC)是一种将信号脉冲之间时间间隔的连续模拟量转换为离散数字量的设备。基于现场可编程逻辑门阵列(FPGA)内部进位链资源实现抽头延迟链-时间数字转换器(TDL-TDC)的方法被广泛应用,但TDL-TDC中每个延迟单元的延迟时间数值受运行温度变化的影响较大,目前使用码密度测试、线性补偿或高阶泰勒函数拟合等的TDC校准方法不能很好地拟合复杂温度变化情况下长延迟链中各单元延迟时间的变化趋势。为继续满足TDC工作精度要求,提出了一种基于多层感知机(MLP)的神经网络校准方案,以延迟链中128个延迟单元的延迟时间数据和相应温度数据作为训练样本建立4层MLP。工作时通过反馈当前运行温度信息,可以独立给出每个延迟单元的延迟时间数值,以用于计算待测脉冲之间的时间间隔。实验验证了校准网络对温度变化的补偿作用,该网络可以移植于不同的FPGA芯片。测量得到校准网络的准确率为91%,实现TDC分辨率为34 ps。

天基ISAR空间目标的去斜回波相参性恢复方法及其基于FPGA的快速实现技术

逆合成孔径雷达(ISAR)具备二维高分辨成像能力,可实现对空间目标的高精度探测和监视。相比于地基ISAR,天基ISAR能够对空间目标进行更灵活、更大范围的探测成像,为实现空间态势感知提供有利支撑。去斜接收回波体制可以大幅降低采样率,减轻系统硬件负担,现有ISAR系统通常采用此种方式。然而在观测时间内空间目标相对于星载ISAR的相对斜距变化大,雷达需要不断改变录取波门以保证对空间高速目标的稳定跟踪,这严重破坏了雷达回波的相参性。同时,星载ISAR相对空间目标的复杂运动几何导致运动补偿精度下降。针对空间目标ISAR成像问题,文中提出了一种去斜回波相参性恢复方法,此方法可以逐脉冲处理回波,能有效恢复不同距离波门的回波相参性,并利用估计的参数对回波进行精确的运动补偿。基于此方法,设计了一种基于现场可编程逻辑门阵列的去斜接收相参性恢复快速实现方案。仿真实验验证了所提方法及其现场可编程逻辑门阵列实现方案的有效性。

轻量化高效目标检测平台的设计

基于人工智能的目标检测算法作为安防监控、辅助驾驶等方向的核心技术,其在边缘端的应用落地已成为研究热点。一方面,目标检测网络计算量大、参数量多,往往占据器件的大量资源;另一方面,目标检测应用的落地普遍需要满足高效、实时性等要求。针对实际应用场景中以上问题的考量,提出了可增强小目标检测能力的带有旁路(Bypass)的目标检测网络模型,并面向边缘端落地对该模型进行了轻量化和高效并行化设计。其中,轻量化设计方面,运用了深度可分离卷积、BRAM复用、多精度参数等多种优化策略;高效并行化方面,在多尺度上对输入输出通道、卷积核进行了并行化设计。在PYNQ框架下,完成了轻量化高效目标检测平台的搭建,实现帧率达到44.5 FPS、IoU为0.68的检测性能,满足了边缘端落地的需求。

基于FPGA阵列的超大规模SoC验证平台

介绍了超大规模片上系统(SoC)验证平台的设计与实现。该验证平台采用多片现场可编程逻辑门阵列(FPGA)构成超大规模FPGA阵列,针对SoC的典型特点设计了平台拓扑结构和组成单元。该验证平台仿真规模大、互连资源丰富、工作频率高、扩展灵活。应用实例表明该平台具有良好的实用价值。

面向处理器功能验证的硬件化System Verilog断言设计

功能验证在处理器芯片开发流程中所占用的时间超过70%,因此优化提升功能验证环节的效率非常必要.软件仿真等传统验证方法提供了包括断言等多种验证机制,以提升验证的细粒度可见性和自检查能力,但是软件仿真运行速度较慢,在高效性方面有明显不足.基于FPGA的硬件原型验证方法能极大地加速验证性能,但其调试能力较弱,虽能快速发现漏洞,但难以定位漏洞出现的具体位置和根本原因,存在有效性不足难题.为同时解决上述功能验证有效性与高效性的问题,提出一种将不可综合的断言语言SVA(SystemVerilog Assertion)自动转换成逻辑等效但可综合的RTL电路的方法,聚焦于断言这一类对设计进行非全局建模、纵向贯穿各抽象层级的验证方式,对基于全局指令集架构(instruction set architecture,ISA)模型的验证能力进行补足.同时,结合FPGA细粒度并行化、高度可扩展的优势,对处理器的验证过程进行硬件加速,提升了处理器的开发效率.实现了一个端到端的硬件断言平台,集成对SVA进行硬件化的完整工具链,并统计运行在FPGA上的硬件化断言的触发和覆盖率情况.实验表明,和软件仿真相比,所提方法能取得超过2万倍的验证效率提升.

多种分辨率HDMI接口的TMDS信号转为LVDS格式实现方法研究

为了将图像仿真系统输出的高清多媒体接口(High Definition Multimedia Interface,HDMI)最小化传输差分信号(Transition Minimized Differential Signaling,TMDS)转换为摄像头模组接口低电压差分信号(Low-Voltage Differential Signaling,LVDS),文章联合使用ITE68051芯片和现场可编程逻辑门阵列芯片(Field Programmable Gate Array,FPGA)实现了相应的转换。首先,将高清、超高清HDMI接口的TMDS信号通过ITE68051视频处理芯片进行TMDS解码,以双端口方式输出并行RGB数字信号;然后,应用FPGA易编程性的特点,将多种分辨率的RGB信号转换为相应的LVDS信号。联合应用ITE68051和FPGA芯片架构的转换系统,便于视频设备之间的兼容和系统后续升级,为自动驾驶仿真系统的视频信号输入提供了可靠的硬件接口通道。