基于IP核的智能化电器SOC设计与实现

提出了基于IP核的智能化电器系统芯片设计方法。在综合分析智能化电器内容的基础上 ,自行设计了构成微机保护芯片的数据采集、数据处理、保护算法、数据和任务调度等一系列模块。并将其组合实现了完成线路保护的系统芯片设计。通过在FPGA上的硬件仿真和对实际构成的保护单元的实际测试 ,验证了芯片设计的正确性。在现有设计基础上通过IP复用 ,只需改变保护算法模块和重新设置数据与任务调度模块就能设计用于其他电力设备保护的芯片。该芯片和微处理器结合构成了当今比较理想的智能化电器设计硬件平台。

基于IP核复用技术的SoC设计

摘要:概述了国内外IP产业的发展情况,论述了我国发展IP核复用技术SoC设计的可能性和必要性,IP核种类。

基于SoC系统的IP核评测平台开发

当今系统芯片的设计集成大量的IP核,IP核多数来源第三方设计,IP核的评测成为焦点。论文开发基于SoC系统的IP核评测平台,首先基于LEON3处理器的搭建SoC系统,为IP核评测提供SoC系统平台;然后,通过设计脚本程序,并使用Qt Creator软件为SoC系统平台开发图形界面应用,简化IP核系统挂载以及IP核评测工作,完成IP核评测平台开发;最后,基于IP核评测平台,完成对一个DES加密算法IP核的评测,从而验证开发的IP核评测平台的适用性.

基于SOC/IP核的电力系统遥视的实现

电力系统遥视技术目前正成为电力系统自动化发展的一个重要方向 ,而当前的无人值守变电站的远程图像监控系统大多是基于现场计算机。提出了一种新的方案 ,以SOC 2 5 0为例介绍了基于SOC IP核的远程图像监控系统 ,在SOC IP核中实现MPEG 2运动图像压缩、网络传输等功能 。

SoC新技术——可编程逻辑IP核

随着半导体技术的飞速发展，单个硅片上的集成度越来越高，ＳｏＣ（Ｓｙｓｔｅｍ－Ｏｎ－ａ－Ｃｈｉｐ）已成为ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）设计技术的主流。由于市场竞争的日益激烈，ＴＴＭ（Ｔｉｍｅ ｔｏ Ｍａｒｋｅｔ）已成为一个非常重要的因素，直接影响到产品的市场份额和开发商的利润。如何更快、更有效的完成ＳｏＣ设计逐渐成为人们关注的焦点。可编程逻辑ＩＰ核技术的出现有效的缩短了ＳｏＣ的设计周期并使得芯片设计更具灵活性。本文将对这种技术进行详细的介绍。

基于IP核的PSTN短消息终端SoC软硬件协同设计

介绍在基于微控制器IP核的PSTN短消息终端SoC设计当中,如何合理划分硬件和软件的功能;从对微控制器IP核的配置与扩展、片上外设在SFR总线上的映射、存储空间的划分与映射等三个方面,详细讲述SoC的软硬件协同设计。

一种适合SOC的时钟控制器IP核

随着集成电路系统的规模和复杂性的不断提高,基于IP核的SOC系统的设计已被广泛采用。与此同时,电路测试的难度不断增大,对电路的可测性设计也提出了更高的要求。文章介绍了应用于嵌入式系统的16位时钟控制器(TimerControlUnit)的IP核设计,设计中采用了JTAG可测性设计电路。

基于IP核的SOC中ADC的测试技术

本文简单描述了SOC芯片测试技术的复杂性,模数转换器(ADC)是SOC芯片中的重要模块,随着器件时钟频率的不断提高,高效、准确地测试ADC的动态参数和静态参数是当今SOC芯片中的ADC测试研究重点。本文重点介绍了一款SOC芯片中高速ADC测试的方法。

IP核的重用与基于平台的SoC设计(上)

为了让更多的读者深入了解系统芯片(SoC)的设计方法,更快地在我国电子设计界组织和推广基于平台的SoC设计方法,作者综述了IC设计方法的发展历史,介绍了SoC芯片设计与IP软核、固核和硬核设计的关系。通过对IP核的要求和对SoC设计环境的介绍,作者展示了几十万门到几千万门组成的系统芯片设计是如何分步骤完成的。我国电子设计界还需要做哪些努力,才能孵化出数目众多的自主IP核开发服务公司,以此为基础营造自己的IP交易平台,从而以更低的成本逐步占领世界高端系统芯片产品的设计市场,为国产电子系统整机设备提供更多的具有自有知识产权模块的SoC芯片。

IP核的重用与基于平台的SoC设计(下)

为了让更多的读者深入了解系统芯片(SoC)的设计方法,更快地在我国电子设计界组织和推广基于平台的SoC设计方法,作者综述了IC设计方法的发展历史,介绍了SoC芯片设计与IP软核、固核和硬核设计的关系。通过对IP核的要求和对SoC设计环境的介绍,作者展示了几十万门到几千万门组成的系统芯片设计是如何分步骤完成的。我国电子设计界还需要做哪些努力,才能孵化出数目众多的自主IP核开发服务公司,以此为基础营造自己的IP交易平台,从而以更低的成本逐步占领世界高端系统芯片产品的设计市场,为国产电子设备提供更多的具有自有知识产权模块的SoC芯片。

基于龙芯IP核SoC芯片的FPGA验证技术研究

阐述了片上系统(SoC)设计的发展情况和现场可编程门阵列(FPGA)的独特优势,为基于龙芯I号处理器IP核的SoC设计了FPGA验证平台,并介绍了怎样利用该平台进行软硬件协同设计、SoC系统移植、IP核验证和运行实时操作系统。

开放核协议—IP核在SoC设计中的接口技术

本文介绍了IP核的概念及其在SoC设计中的应用,讨论了为提高IP核的复用能力而采用的IP核与系统的接口技术。

基于Cortex_M3内核的SoC芯片软硬件协同验证平台设计实现

片上系统(System on Chip,SoC)一般包括可配置的通用IP核和用户自行设计的专用IP核组成的系统[1]。SoC芯片的规模、复杂度和集成度日益增加,芯片验证的时间占据了整个研发周期的三分之二,验证的充分性有效地保证了芯片投片的成功率[2]。在基于处理器IP设计构建出SoC芯片系统后,如何对系统架构和各功能进行验证的复杂度也在不断提高。在SoC芯片设计阶段的验证,通常分为两个阶段来进行验证。第一个阶段是在设计初期,使用软硬件协同仿真技术进行早期验证与开发,在此过程中主要是利用仿真技术对硬件系统功能进行验证以及设计漏洞的调试,是SoC设计中非常重要的环节。

基于SoC平台的H.264解码器IP核设计

介绍了SoC的发展概况和趋势,提出了一种基于SoC平台的H.264解码器优化设计架构。在设计中采取了灵活的帧场自适应解码策略,对于总线时序需求较高的模块采用了流水线设计,对总线进行了时分复用;在可变长解码部分,对各个功能模块进行了控制分离,这些优化除了可有效地减小时钟频率需求外,还可在一定程度上兼容其它的视频压缩标准,如MPEG-2。最后实现了这个设计,并给出了实验结果。

安全SOC芯片哈希算法多类型复用IP核设计

设计了可兼容SHA-1、SHA-224、SHA-256三种算法的IP核.在深入研究算法,对三种算法进行改进和重新设计,加快了运算速度、提高了运算核性能.体现出节省面积,资源优化,移植性好,满足使用不同密码算法用户多层级安全要求和集成度优化的优势.已在多款SOC芯片中作为数字签名的IP核使用,支持双复位、中断以及低功耗模式,运算支持中途读写操作.

SOC中IP核重用技术及其接口模型

SoC是超大规模集成电路的发展趋势和新世纪集成电路的主流。其复杂性以及快速完成设计、降低成本等要求,决定了系统级芯片的设计必须采用IP(IntellectualProperty)重用的方法。本文介绍可重用IP设计方法,以及IP的接口模型,有效的接口可以提高重用率,从而提高SoC的设计效率。OCP(开放核协议)将软件中的分层概念应用到IP核接口,提供一种具有通用结构的接口协议,方便了IP核与系统的集成。

面向SOC设计的可变规模的LCD驱动IP核的设计

文章介绍了一个面向SOC设计的可变规模的LCD驱动IP核,该IP包括四个独立的LCD驱动单元(DU)。不仅可以通过配置该IP使四个独立的DU分别驱动不同规模的LCD,而且能够实现四个DU级联来面对更复杂的应用场合。此外,设计了一个与wishbone总线相兼容的接口模块wrapper,并将该IP结合wrapper模块嵌入到OR1200平台来进行系统级的仿真验证。仿真结果表明该IP达到了设计要求,且通过修改wrapper模块可使该IP核适用于不同的SOC设计平台。

Tensilica授权NTT DOCOMO多个DPU IP核，用于LTE手持移动设备SoC设计

Tensilica近日宣布，授权NTT DOCOMO公司多个Tensilica Xtensa LX数据处理器（DPU）IP核，用于最新的LTE（长期演进技术）手持移动设备SoC设计。在最近的西班牙巴塞罗那举行的全球移动大会上，NTT DOCOMO展出了与富士通、NEC和松下移动通信部门（松下移动）合作开发的芯片以及基于该款芯片的LTE手持移动设备及数据卡。

WISHBONE IP核互联总线

介绍了一种新兴的SOC片上总线--WISHBONE。对总线的结构、连接方式、接口信号、数据传输方式及数据顺序作了详细说明,并总结了WISHBONE总线的技术特征。