一种利用电压模故障分量的选相元件

针对系统参数可能的变化,分析了各种类型故障条件下电压模故障分量在故障点和保护安装处的特征,提出了一种利用电压模故障分量的选相元件,该元件利用电压故障分量,故障发生后可以快速动作。在此基础上,针对线路末端经高阻单相接地时该元件灵敏度不足的问题,提出了一种选相方案。ATP仿真和MATLAB分析验证了该方案的可行性。

一种6 Gbit/s低功耗低抖动电压模发送器

提出了一种应用于高速串行链路中的基于二阶预加重和阻抗校正技术的6 Gbit/s低功耗低抖动电压模(VM)发送器。在综合分析阻抗、供电电流和输出驱动器预加重等因素影响的基础上,采用了多种技术来提高发送器的信号完整性,主要包括:设计了一种阻抗校正电路(ICU)以保证50Ω的输出阻抗并抑制信号反射,提出了一种自偏置稳压器用来稳定电源电压,同时设计了一种信号边沿驱动器用以加速信号的转换时间。最终,整个发送器在65 nm CMOS工艺平台进行设计。后仿真结果表明,发送器工作在6 Gbit/s时,远端输出眼图高度大于800 m V,均方根抖动小于2.70 ps。发送器的功耗为16.1 m A,占用面积仅为370μm×230μm。

电流模式与电压模式电路探析

电流模式电路在现代电子电路中应用十分广泛。电流模式与电压模式电路的识别和分析是教学难点之所在。本文从阻抗的观点出发,应用比较法分析两种模式电路的本质和工作原理、并给出了两者的区别和联系。这种分析方法可以帮助学生深刻掌握两种电路的特点,对学会应用电路和独立设计电路均有一定的指导作用。

高性能电压模求小电路

提出了一种多输入电压模CMOS求小/求大电路结构,它具有内部节点电压摆幅小,高速高精度以及结构简单等优点。电路复杂性随输入节点数的增多呈线性增长,且对于每个输入信号都具有相同的负载,即每一路的信号延迟都一样。采用CSMC0.6μm数模混合工艺对该结构进行了仿真及芯片流水,实测结果验证了性能。

基于OTA的多功能电压模滤波器及其仿真

本文采用信号流图法设计了一种基于ＯＴＡ的三输入一输出多功能电压模滤波器新电路，该电路由五个ＯＴＡ和两个接地电容构成，合理选择输入电压可实现低通、高通、带通、带阻及全通滤波功能。文章还对电路进行了ＭＯＳ管级的计算机仿真，其结果表明所提出的电路方案正确有效。

基于CCⅡ的新型通用电压模滤波器

本文提出了一种新的由７个第二代电流传输器、一个电压跟随器及８个ＲＣ无源元件组成的３个输入１个输出的电压模滤波器．

电压模控制中的两类频率补偿方法

在现代DC-DC芯片中,为了实现开关电源输出电压和电流的稳定,通常采用PWM闭环负反馈控制技术。但该控制技术引入负反馈往往会造成系统环路不稳定,故需对PWM控制电路进行频率补偿。文中详细介绍了PWM电压模控制中的Ⅱ类、Ⅲ类补偿原理,并结合实际电路框图和数学公式推导验证了其对系统环路稳定性的作用。

一款阻抗自校正5Gbit/s大摆幅电压模发送器

研究并设计了一款5 Gbit/s大摆幅电压模发送器,输出信号差分眼图高度可达1.2 V。工作在1.2 V电压下的输出驱动器由28个相同的子驱动器并联而成,且每个子驱动器都包含权重按照二进制关系递增的4个驱动单元,从而实现了去加重控制与阻抗校正相互独立。为了使输出驱动器的阻抗与传输线的特征阻抗匹配,提出了一种数模混合负反馈环路的阻抗自校正电路,对上拉和下拉部分电阻分别进行校正,实现了5%的校正精度和±40%的校正范围,且回波损耗(S11)在10 GHz时小于-15 d B。设计采用55 nm CMOS工艺流片,面积为320μm×255μm。数据率为5 Gbit/s时,功耗为51.81 m W,总的输出抖动为4.3 ps。

一款25Gibit/s低抖动大摆幅电压模逻辑发送器

面向高速串行接口应用,设计了一款25 Gibit/s的大摆幅电压模逻辑发送器。输出驱动器由3个相同的子驱动器并联而成,且每个子驱动器都包含依据二进制权重递增的5个驱动单元,从而实现32种不同的去加重控制。为了得到优化的均衡方案,且消除码间串扰的影响,提出了一种基于脉冲响应的后均衡分析策略。同时采用自偏置稳压器稳定电源电压,以提高发送器的信号完整性。发送器基于TSMC 40 nm工艺仿真,版图面积为132μm×53μm。后仿真结果表明,发送器工作在25 Gibit/s时,差分输出眼图高达1.2 V,抖动为2.55 ps,功耗为16.2 mW。

电压模带隙基准电压源工作原理分析

在带隙基准电压源的工作原理分析的基础上,重点对电压模带隙基准核心模块的工作原理进行分析。传统结构电压模带隙基准 电压源对 Vbe 的温度特性进行一阶补偿,其温度系数约为几十 ppm/℃,且该结构限制了电源电压的降低,不适用于低压环境。

PWM逆变器输出端共模与差模电压dv/dt滤波器设计

PWM逆变器直接驱动电机时会产生较高dv/dt的共模电压,并由此产生轴承电流和共模漏电流以及严重的电磁干扰(EMI)。特别是当逆变器通过长线电缆与电机连接时,由于电缆中分布参数的影响,会在电机端产生电压反射现象,从而在电机端会产生2倍以上的过电压,导致线圈绝缘失败。本文通过对PWM逆变器驱动电机系统产生的共模以及差模电压分析,提出了一种改进型的逆变器端无源滤波器,并给出了参数的设计方法。与传统的滤波器相比,该滤波器可对共模及差模电压dv/dt同时起到抑制作用,从而减小了由此产生的负面效应。实验结果验证了该滤波器的有效性。

兼有共模电压抑制作用的逆变器输出无源滤波器

提出了一种以差模电压滤波为主 ,兼有抑制共模电压作用的逆变器输出无源滤波器。该滤波器是在基本RLC滤波器基础上通过在滤波电感上增加附加绕组来实现的。其特点是将两种滤波作用有机结合。仿真及试验表明 ,在满足差模滤波要求的同时 ,可减小共模电压有效值约6 0 %。文中示出了该滤波器的基本结构及其差模和共模等效电路 ,分析了差模和共模电压转移函数 ,给出了滤波器参数的工程计算方法 。

一种抑制共模电压的方法及差模滤波器设计

PWM逆变器在直接驱动电机时会产生较高的共模电压,并且逆变器的输出电压中含有大量的差模电压谐波分量。这对于电机系统来说是负面效应。首先介绍了一种新的脉宽调制方法(NSPWM),该方法可以抑制共模电压。其次,在逆变器的输出端提出一种LC滤波器的拓扑结构。该方法可以有效地滤除相电压的高次谐波,从而消除了差模电压的谐波分量,并且在很大程度上抑制了共模电压。

一种抑制NPC逆变器共模电压的新方法

提出一种用集成共模电抗器抑制逆变器产生的共模电压的方法,介绍了电路的拓扑、NPC逆变器和共模电抗器的结构和工作原理。仿真结果表明这种电路抑制共模电压的效果好,可以消除95%以上的共模电压,同时差模电压的变化率dv/dt也变得很小。

架空线路小电流接地故障零模电压信号获取新方法

提出一种通过电场感应获取架空线路小电流接地故障零模电压信号的新方法。阐述了线路下方由三相电压共同产生电场的特征,提出故障前后垂直地面方向电场的变化量与零模电压基本成比例关系,通过感应该电场变化量可以获取暂态及稳态零模电压信号。提出利用电荷放大器和平行金属极板组成的电场传感器感应空间电场获取零模电压信号的方法。最后通过仿真和试验验证了该方法的正确性。

基于特征值灵敏度的共模-差模电压控制SIDO Buck变换器稳定性分析

针对单电感双输出(SIDO)Buck变换器控制参数设计困难的问题,对共模-差模电压控制SIDO Buck变换器的稳定性进行深入分析。建立了变换器的状态空间平均模型,结合雅克比矩阵和劳斯-赫尔维茨判据得到了共模-差模电压控制器控制参数的稳定范围。指出支路a比例系数(k_(pa_))具有稳定下界,积分系数(k_(ia))具有稳定上界和下界;同时支路b比例系数(k_(pb))和积分系数(k_(ib))均具有稳定的上界和下界。通过对控制器参数的特征值灵敏度进行研究,发现增大k_(pa)、减小k_(ia)、减小k_(pb)以及减小k_(ib)有利于提高系统的稳定性。实验结果验证了理论分析的正确性。

风电变流器系统中共模与差模电压的抑制研究

这里通过分析风电变流器中共模和差模电压的产生机理,设计了一种机、网侧均采用LRC结构的低通滤波器拓扑结构,同时机侧配备共模电感器。利用共模电流在共模电感器内产生同向磁场从而增大线圈阻尼特性,有效衰减了系统对地的杂散电流。在全功率风电变流器机组中的实验结果表明:这里提出的无源滤波器结构,在兼顾成本、体积的条件下,有效抑制了风电变流器的共模与差模电压。

逆变器输出端共模与差模电压dv/dt滤波器设计

逆变器产生的高频共模电压导致了其在变频调速应用中的一系列负面效应。通过对逆变器驱动电机系统产生的共模及差模电压分析,提出了一种改进型的逆变器无源滤波器,并给出了具体的参数选取原则与设计方法。采用提出的滤波器可以降低差模和共模干扰,同时电机对地漏电流也相应减小。通过理论分析和仿真结果证明了这种滤波器的有效性。

共模-差模电压型控制连续导电模式单电感双输出Boost变换器交叉影响特性分析

该文以单电感双输出(SIDO)Boost变换器为研究对象,详细分析电感电流工作于连续导电模式(CCM)的共模-差模电压型(CMV-DMV)控制SIDO Boost变换器的工作原理。采用时间平均等效电路建模方法,推导主电路的控制-输出、输出阻抗、交叉影响阻抗等传递函数。在此基础上,建立CMV-DMV控制CCM SIDO Boost变换器的闭环小信号模型,并利用Bode图从频域的角度分析变换器两条输出支路在不同输出电压等级下的交叉影响特性。研究结果表明,在两路输出电压不等时,CMV-DMV控制CCM SIDO Boost变换器的高压输出支路对低压输出支路的交叉影响较小;在两路输出电压相等时,先导通输出支路对后导通输出支路的交叉影响较大。实验结果验证了理论分析的正确性。

HI-13串列加速器头部电压建模研究与硬件仿真平台设计

为方便对HI-13串列加速器的头部电压进行研究,提出了一针对HI-13串列加速器的头部电压模型,并验证了模型的有效性。建立了一基于嵌入式系统的头部电压硬件仿真平台,该仿真平台能接受与加速器工作时相同的控制输入量,通过内置在系统中的头部电压模型计算了头部电压的实际工作状态,并产生了与实际设备相同的输出量。通过建立头部电压硬件仿真平台,为控制系统的开发提供了研究对象,提高了控制系统开发的效率,为HI-13串列加速器后续的研究提供了基础。