一种采用PV补偿的输出缓冲器设计

提出了一种采用工艺、电压(PV)补偿的输出缓冲器,以减小PV变化对输出信号压摆率的影响。采用非门与四个相同类型MOS管连接,实现全工艺角的探测。PV探测电路的输出电压与对应的偏置电压比较后得到补偿逻辑组合。在电压探测电路中,采用带隙基准电路产生偏置电压,以避免误码补偿。该输出缓冲器采用SMIC 90 nm CMOS工艺进行设计,版图面积为0.018 mm2。仿真结果表明,在全工艺角、20 pF负载的条件下,最高传输频率为650 MHz/500 MHz。相比于电路补偿前,VDDIO为1.2 V时,输出信号上升、下降压摆率差值分别减小了30.1%、31.8%;VDDIO为2.5 V时,输出信号上升、下降压摆率差值分别减小了27.6%、29.3%。

加载——感应DAC的应用

加载-感应D/A转换器(Force/SenseDAC)是一类独特、极具吸引力的DAC,可以利用其输出缓冲放大器的反相输入端,设置输出增益,或改造成其它有用电路,所需外部元件很少,具有很大的设计灵活性。