动态电压频率调整(Dynamic Voltage Frequency Scaling,DVFS)可以使系统在高电压工作时获得高性能,在低电压工作时降低系统功耗,它要求电路能够从正常电压一直到亚阈值区范围内均能正常工作.抗辐照DVFSSRAM的设计面临着低压工作稳定性...动态电压频率调整(Dynamic Voltage Frequency Scaling,DVFS)可以使系统在高电压工作时获得高性能,在低电压工作时降低系统功耗,它要求电路能够从正常电压一直到亚阈值区范围内均能正常工作.抗辐照DVFSSRAM的设计面临着低压工作稳定性及工艺、电压、温度偏差(Process,Voltage,Temperature,PVT)的严重影响.本文针对以上问题,设计了一款适应于DVFS应用的抗辐照静态随机存储器(Static Random Access Memory,SRAM).提出了新型抗辐照DICE单元结构,其读噪声容限相对于原有DICE单元有大幅提升.同时,针对常规分级位线结构时序控制电路存在的问题,提出了改进型复制列技术,增强了SRAM存储体在不同PVT环境下工作的稳定性.对SRAM存储体进行了电路设计及版图设计,后仿真结果表明,设计的512bit SRAM存储体可在0.6V^1.8V电源电压下正常工作.在1.8V下,SRAM的存取速度为5.1ns,功耗为1.8mW;在0.6V电压下,SRAM的存取速度为93.5ns,功耗为14.63μW,比1.8 V电源工作时的功耗降低了约100倍.另外,设计的SRAM对宽度为300ps以下的单粒子瞬态脉冲具有滤除能力,对单粒子翻转效应有良好的抵抗能力.展开更多
嵌入式设备在调度多核多任务时,由于引入的处理器数量增多,导致调度效率低,以及能耗大等问题。基于此,提出基于实时动态电压频率调整(Dynamic voltage and frequency scaling,DVFS)的嵌入式多核多任务调度算法。构建嵌入式多核多任务能...嵌入式设备在调度多核多任务时,由于引入的处理器数量增多,导致调度效率低,以及能耗大等问题。基于此,提出基于实时动态电压频率调整(Dynamic voltage and frequency scaling,DVFS)的嵌入式多核多任务调度算法。构建嵌入式多核多任务能耗模型,得到不同情况下设备的能量消耗情况;建立多核多任务调度数学模型,在策略集合中找到合适的调度策略,保持时间值始终为最小;利用多核多任务调度算法机制,通过计算嵌入式设备中各个处理核的潜在负载能力,找出与预期负载最接近的处理核,并将任务分配到该任务核中,实现多核多任务的合理调度。实验结果表明,所提方法的调度效率高,且能量消耗低于3.5mW。展开更多
针对动态电压/频率调整系统芯片中时钟同步问题,设计一个具有宽工作频率范围和固定锁定周期的快速锁定全数字逐次逼近延时锁定环,采用改进的可复位数字控制延时线方法,在减小面积和提高最高工作频率的同时,有效地解决传统全数字逐次逼...针对动态电压/频率调整系统芯片中时钟同步问题,设计一个具有宽工作频率范围和固定锁定周期的快速锁定全数字逐次逼近延时锁定环,采用改进的可复位数字控制延时线方法,在减小面积和提高最高工作频率的同时,有效地解决传统全数字逐次逼近延时锁定环的谐波锁定和零延时陷阱问题。整个延时锁定环采用TSMC-65 nm CM OS工艺标准单元库实现,仿真结果表明,在典型工艺角和25℃情况下,工作频率范围为250 M Hz^2 GHz,锁定时间为固定的18个输入时钟周期,当电源电压为1.2 V、输入时钟频率为2 GHz时,功耗为0.4 m W。展开更多
文摘动态电压频率调整(Dynamic Voltage Frequency Scaling,DVFS)可以使系统在高电压工作时获得高性能,在低电压工作时降低系统功耗,它要求电路能够从正常电压一直到亚阈值区范围内均能正常工作.抗辐照DVFSSRAM的设计面临着低压工作稳定性及工艺、电压、温度偏差(Process,Voltage,Temperature,PVT)的严重影响.本文针对以上问题,设计了一款适应于DVFS应用的抗辐照静态随机存储器(Static Random Access Memory,SRAM).提出了新型抗辐照DICE单元结构,其读噪声容限相对于原有DICE单元有大幅提升.同时,针对常规分级位线结构时序控制电路存在的问题,提出了改进型复制列技术,增强了SRAM存储体在不同PVT环境下工作的稳定性.对SRAM存储体进行了电路设计及版图设计,后仿真结果表明,设计的512bit SRAM存储体可在0.6V^1.8V电源电压下正常工作.在1.8V下,SRAM的存取速度为5.1ns,功耗为1.8mW;在0.6V电压下,SRAM的存取速度为93.5ns,功耗为14.63μW,比1.8 V电源工作时的功耗降低了约100倍.另外,设计的SRAM对宽度为300ps以下的单粒子瞬态脉冲具有滤除能力,对单粒子翻转效应有良好的抵抗能力.
文摘嵌入式设备在调度多核多任务时,由于引入的处理器数量增多,导致调度效率低,以及能耗大等问题。基于此,提出基于实时动态电压频率调整(Dynamic voltage and frequency scaling,DVFS)的嵌入式多核多任务调度算法。构建嵌入式多核多任务能耗模型,得到不同情况下设备的能量消耗情况;建立多核多任务调度数学模型,在策略集合中找到合适的调度策略,保持时间值始终为最小;利用多核多任务调度算法机制,通过计算嵌入式设备中各个处理核的潜在负载能力,找出与预期负载最接近的处理核,并将任务分配到该任务核中,实现多核多任务的合理调度。实验结果表明,所提方法的调度效率高,且能量消耗低于3.5mW。
文摘针对动态电压/频率调整系统芯片中时钟同步问题,设计一个具有宽工作频率范围和固定锁定周期的快速锁定全数字逐次逼近延时锁定环,采用改进的可复位数字控制延时线方法,在减小面积和提高最高工作频率的同时,有效地解决传统全数字逐次逼近延时锁定环的谐波锁定和零延时陷阱问题。整个延时锁定环采用TSMC-65 nm CM OS工艺标准单元库实现,仿真结果表明,在典型工艺角和25℃情况下,工作频率范围为250 M Hz^2 GHz,锁定时间为固定的18个输入时钟周期,当电源电压为1.2 V、输入时钟频率为2 GHz时,功耗为0.4 m W。