一种具有长复位延时的上电复位电路的设计

为满足大规模So C系统对长复位延时的需求,提出了一种带有掉电检测功能的低功耗新型上电复位(POR)电路.该POR电路采用Charted 0.35μm CMOS工艺,电源电压为3.3 V,稳态工作电流仅为10μA,版图面积为130μm×110μm.仅用一个p F级的片上电容,就可以实现100 ms以上的复位延时,并且使用基准电流源,使得复位延时随温度变化不明显,当温度从-40℃变化到90℃时,复位延时从108.32 ms变到98.95ms,变化小于10%.

一种基于0.18μm CMOS工艺的上电复位电路

介绍了一种采用0.18μm CMOS工艺制作的上电复位电路。为了满足低电源电压的设计要求,采用低阈值电压(约0V)NMOS管和设计的电路结构,获得了合适的复位电压点;利用反馈结构加速充电,提高了复位信号的陡峭度;利用施密特触发器,增加了电路的迟滞效果。电路全部采用MOS管设计,大大缩小了版图面积。该上电复位电路用于一种数模混合信号芯片,采用0.18μm CMOS工艺进行流片。芯片样品电路测试表明,该上电复位电路工作状态正常。

新型低功耗上电复位电路

设计了一种新型低功耗上电复位电路。该电路采用一种低功耗施密特触发器,整体电路静态工作电流极低,复位脉冲出现时间和脉冲宽度可调。电路基于40nm CMOS工艺,在1.1V电源电压下进行Cadence仿真。结果表明,新型上电复位电路静态电流为63nA,在电源缓慢上电、高电源纹波和快速掉电/上电等情况下,电路均具有很高的可靠性。

用于无源标签芯片的高可靠性上电复位电路

设计了一种适用于无源超高频射频识别(UHF RFID)芯片的超低功耗上电复位电路。对上电检测电路输出信号及该信号的延迟信号进行相与操作,并对RFID芯片的异常掉电情况进行了优化,最终生成复位信号。采用工作于亚阈区的MOSFET和纯数字逻辑电路,大大降低了静态功耗。在SMIC 0.18μm EEPROM工艺下对电路进行仿真验证。结果表明,生成的复位信号准确可靠,静态功耗低至34nW。

一种具有零稳态电流的新型上电复位电路

为实现具有超低功耗且稳定可靠的上电复位电压输出,提出了基于电平检测的具有零稳态电流的新型上电复位电路,该电路由电平检测电路、状态锁存电路和欠压检测电路组成,通过在上电复位之后切断电平检测电路的电源实现复位稳定后的零稳态电流,其输出复位电压的状态由状态锁存电路锁存.该电路采用0.18μm Bi-CMOS工艺设计,电源电压为1.8 V.Cadence Spectre的仿真结果表明,该电路在上电复位结束后的稳态仅有数纳安的漏电流,起拉电压和欠压检测电压受温度影响很小,因而适用于集成到超大规模片上系统(SoC)芯片中.

一种用于助听器SoC的上电复位及欠压检测电路

设计了一种用于助听器SoC的上电复位及欠压检测电路。该电路包括输入级电路、8位逐次逼近模数转换器、片上振荡器、低压差线性稳压器和数字逻辑电路。电路采用SMIC 0.13μm1P8M CMOS工艺实现,后仿真结果表明,在1V电源电压下,电路能够完成上电复位及欠压检测功能;在100Hz输入信号和62.5kHz时钟频率下,模数转换器输出信号的信号失真比(SNDR)为47.77dB,有效位数(ENOB)达到7.64位。整体电路功耗为140μW。

一种片内电流模比较增强型上电复位电路

介绍了一种片内电流模比较增强型上电复位电路。与传统的片内上电复位电路相比,该上电复位电路避免了二极管复位电路复位信号不彻底和基准增强型上电复位电路较复杂的缺点,利用简单的二极管箝位模块、电流模比较模块和逻辑电平迟滞模块,增强了上电复位信号,有利于后续逻辑单元的翻转。电路采用标准0.35μm CMOS工艺进行设计和流片。芯片样品电路测试结果表明,在3.3V电源电压下,电路工作正常,其上电复位逻辑高电平约2.3V,比普通二极管复位电路高约0.8V,有利于后续逻辑单元的翻转,且电路结构比基准型复位电路简单。

保证可编程芯片和单片机上电复位信号时序正确的两种方法

首先介绍了在嵌入式系统中,CPU和可编程芯片上电复位电路不仅要满足复位时间要求,而且还要有正确的时序,保证在对可编程芯片初始化时,该芯片上电复位已经结束。然后分别介绍了用硬件法和软件法实现可编程芯片和单片机上电复位信号时序正确的实施过程。

一种基于比较器的新型片内上电复位电路的实现

随着芯片的集成度越来越高,在SOC集成电路设计中,如何实现上电复位电路的片内集成将成为保证系统芯片正常复位的关键问题。文章首先介绍了一种普遍使用的简单上电复位电路,在分析了其性能优点和缺点的基础上提出了一种新的基于比较器结构的上电复位电路。在分别对两个电路的功能和性能做出仿真后,给出数据,证明新型上电复位电路在性能及可靠性方面远远优于简单上电复位电路。两种电路均采用SMIC0.35umCMOS工艺进行设计和仿真,其中新型上电复位电路已经嵌入在一款通用的8位微控制器芯片中,并且流片成功。

基于系统监控的片内上电复位电路的实现

随着集成度的越来越高,现在的芯片系统要求上电复位电路有越来越多的监控机制。通过比较常规上电复位电路结构以及存在的问题,我们提出基于电源监控和时钟监控的上电复位电路,分析给出了电路结构和仿真结果,在SMIC0.35μm和CSMC0.5μm工艺上均流片验证通过,并实际应用于一款通用8位MCU和三款消费类电子芯片中,表现出良好的工作性能。

单片机上电复位特性对系统性能的影响

介绍了 80 31单片机上电复位时的引脚特性 。

一种新型低功耗上电复位电路设计

为了解决上电复位电路的可靠性和功耗之间的矛盾,给出了一种新型低功耗上电复位电路的设计方法。该方法基于0.5μmCMOS工艺模型,并采用Hspice仿真工具进行模拟仿真。结果显示:其典型条件下的电源电流消耗仅为2.8μA;在电源慢速上电情况下,上拉电压典型值为0.682V,下拉电压典型值为2.057V;在电源电压瞬间上电(10ns内)情况下,其复位脉宽典型值为0.95μs;而通过对电源电压进行正向和反向DC扫描,所得到的滞回电压典型值为150mV。该电路可以成功应用于电源IC的设计中。

一种基于电平检测的片内上电复位电路

本文提出了一种基于csmc 0.5um工艺,在大于10ms上电延迟以及快速掉电时二次复位有效的上电复位电路。为保证合适的复位时间,采用电平检测的方式,复位信号跟踪电源电压上升到2.5V@VCC=5V时,复位脉冲结束,从2V到2.5V,复位持续1ms左右,并且在电源电压下降至1.5V时,复位信号再次有效。本电路在5V工作电压下,静态电流小于4μA,并且只占100μm*150μm的面积。

一种支持宽范围上电时间的上电复位电路设计

为了解决传统上电复位电路在缓慢上电时起拉电压低矮的问题,提出一种宽范围上电时间的上电复位电路。该电路由基于RC延时的上电复位和基于电平检测的上电复位双模异构而成,快速上电时,RC延时模块提供V_(DD)的起拉电压;缓慢上电时,电平检测模块产生0.833 V_(DD)的起拉电压。采用TSMC 0.18μm Flash工艺对该电路进行设计和流片,三温测试结果表明,当V_(DD)为3.3 V、上电时间分别为微秒级和毫秒级时,起拉电压达到3.3 V和2.75 V。

DAC线路上电复位方法的研究

在计算机上电复位时,由于D/A转换器(以下简称DAC)的建立时间远远小于计算机的复位时间。DAC会处于非受控输出状态,一般表现为满量程输出。有些应用场合,希望此时DAC线路输出为零(即让执行机构处于零状态)。本文在简要分析DAC线路上电复位的必要性之后,着重介绍三种上电复位方法。

8031单片机上电复位引出问题的解决

从 8 0 31单片机的上电复位入手 。

一种单片机多功能上电复位逻辑及监视计时器

本文介绍了一种用于单片机和微处理器的在片多功能上电复位逻辑。通过在片内设立振荡器启动定时器来保证复位状态维持18ms，从而满足绝大多数情况下的复位要求而勿需外接RC电路。此外，通过备有监视计时器及其定标器可以有效地提高微机系统的抗干扰能力。

一种用于无源射频识别标签的上电复位电路

提出了一种新型的低压低功耗上电复位电路。该电路利用MOS管多种二级效应,采用多种低压低功耗技术,满足降低功耗的需要。整个上电复位电路的静态功耗低于1μW,应用于1.8 V与1.2 V电源电压。设计采用SMIC 0.18μm EEPROM工艺,可应用于其他低电源电压以及低功耗要求的芯片设计。

一种嵌入式上电复位电路的设计与芯片实现

在芯片上电过程中,需要复位电路提供一个复位信号,保证系统正常启动。为了解决传统电路中起拉电压和复位时间较难控制等问题,提出一种利用反相器翻转电压设置起拉电压、电容控制复位时间的新型结构。该上电复位电路在MXIC0.5μm CMOS工艺上得以验证实现。测试结果表明在正负电源分别为0V和-5V的情况下,电路的起拉电平为-4.5V,复位时间为3.44ms,满足工程要求。