一种抗负压和抗共模噪声的全集成GaN电平位移电路

设计了一种基于全集成GaN工艺平台,具有抗负压、抗共模噪声的电平位移电路。相较于传统的电平位移电路,通过电路设计将驱动部分的低电压域同高侧部分电路的低电压域保持一致,实现了抗负压的功能。除此之外,针对半桥驱动开关节点的抬升、下降引起内部电容充放电并导致信号逻辑错误的问题,对高侧部分电路进行设计,实现了抗共模噪声的能力。在200 V GaN工艺下,电平位移电路将0~6 V的输入信号转换至200~206 V。仿真结果表明,该电平位移电路的上升传输延时为4.74 ns,下降传输延时为4.11 ns,抗开关节点负压为-4 V,具有100 V/ns共模噪声抑制能力。

用于高压功率集成电路的高速电平位移电路设计

介绍了一种用于高压功率集成电路的高速电平位移电路,采用窄脉冲产生电路结构,提取低压控制信号的边沿信息,将其分解为2路窄脉冲信号分别驱动高压LDMOS,实现高低压侧电路区域之间信号的快速可靠传输,大幅降低了整个电平位移电路延时和运行功耗。该电路基于0.18μm 80 V BCD工艺进行仿真设计,由仿真结果可知,实现了由输入0~5V至80~85V的电平转换功能,能够满足用于GaN栅驱动芯片的高速要求。

一种高dV/dt噪声抑制的电平位移电路设计

在半桥栅驱电路中,低压域PWM控制信号需要通过电平位移电路来转换成高边浮动电压域的PWM控制信号,从而打开或关断上桥臂功率管。浮动电源轨的快速浮动会带来dV/dt噪声,影响电平位移电路信号传输的可靠性。文章在电平位移电路中分别设计了防止误关断辅助电路和防止误开启辅助电路。防止误关断辅助电路在上桥臂开启状态下检测到dV/dt噪声后,能够使电平位移电路的输出保持高电平状态,防止上桥臂功率管被误关断;防止误开启辅助电路在上桥臂关断状态下检测到dV/dt噪声后,能够使电平位移电路的输出保持低电平状态,防止上桥臂功率管被误开启。基于0.18μm BCD工艺进行仿真验证,所设计的电平位移电路开通传输延时仅为1.2 ns,具备100 V/ns的dV/dt噪声抑制能力。

基于耦合式电平位移结构的高压集成电路

设计并实现一种耦合式C型(coupled)高压电平位移结构,避免常用S型结构中LDMOS漏极高压互连线(HVI)跨过器件源侧及高压结终端时的两处高场区,以直接耦合式实现了高压电平位移和高低压隔离,且减小了芯片面积.借助Pwell,Nepi,P-sub所形成的JFET效应增加C型结构中隔离电阻;引入金属场板MFP,防止LD-MOS的栅、漏与高压结终端多晶场板短接.利用作者开发的高压SPSM CD工艺,成功研制出基于C型电平位移结构的1000V三相功率MOS栅驱动集成电路.结果表明,C型电平位移结构的最高耐压为1040V,较常用S型结构提高了62.5%,所研制的1000V电路可满足AC220V,AC380V高压领域的需要.

半桥驱动器中高压电平位移电路的研究

通过在半桥驱动器中使用高压电平位移电路可以得到所需的工作频率而无需脉冲变压器驱动功率开关,提高了电路的频率稳定性。运用MEDICI器件结构仿真工具对高压器件的结构进行了模拟仿真,达到了600V以上的耐压要求。最后用Hspice对电路进行了功能仿真并给出了实验结果。仿真采用0.6滋mBiCMOS工艺。

单路LDMOS实现的高压电平位移电路及其应用

提出了一种HVIC中高端浮动电路的新的实现方式,该方式采用单路LDMOS,实现了高压电平位移的功能。分析了该方式的电路结构和工作原理,以此为基础,设计了功率MOS栅驱动集成电路。在主要电学指标相近的情况下,与目前常用电路相比,版图面积减小了约20%。采用6μm CMOS-LDMOS工艺,通过Hspice进行仿真验证,证明该方式正确可行。

一种低功耗高稳态电平位移电路

提出了一种新型低功耗、高稳态电平位移电路。该电路能将5 V输入电压转换为10 V输出电压,在电路的初态和电平转换过程中均保持高稳态。采用瞬态增强结构,能加速电平信号之间的转换,有效地减小了传输延迟,提高了电路稳定性。瞬态增强结构在稳定状态时不发挥作用,减小了静态功耗,获得了低功耗。基于标准0.35μm BCD工艺和多5 V LDMOS耐压器件,对该电平位移电路在5 MHz频率下进行验证。结果表明,动态功耗仅为24.8μA,上升沿响应速度仅为12.7 ns,下降沿响应速度仅为22.8 ns。该电路具有可靠性高、功耗低的优点。

带电平位移电路的H桥高端功率管栅极驱动电路

提出了一种带高压电平位移电路的H桥高端功率管栅极驱动电路。电平位移电路采用脉冲下拉方式实现高压电平位移,与一般的方波下拉方式相比,有效地减小了电路的功耗。分析了脉冲下拉方式电平位移电路的工作原理与实现方式,以此为基础,设计了H桥高端驱动电路。基于5μm高压BCD工艺,采用Spectres进行电路仿真,完成了电路版图设计和流片测试。结果显示,设计的高端驱动电路能很好地实现高端功率管栅极电位的悬浮抬升。

一种基于电平位移电路的低电压全摆幅CMOS运放

为解决阈值电压对电源电压和输入信号的受限问题,提出一种实用的电平位移电路,为运放的输入级提供良好的电平位移。采用互补金属氧化物半导体(CMOS)0.5μm工艺设计的低电压全摆幅CMOS运算放大器,中间级采用适合低电压工作的低压宽摆幅共源共栅结构,输出级采用传统的Class A类得到轨至轨的输出。采用Hspice软件对所设计的电路进行仿真。研究结果表明:当电源电压降至或者小于NMOS与PMOS的阈值电压之和时,在任何共模输入电压下,该运放都能正常工作,实现输入级的全摆幅和恒跨导;在1.3 V单电源供电情形下直流开环增益达106.5 dB,单位增益带宽为2.3 MHz,功耗178.8μW。电路结构简单紧凑,具有实用的电平位移功能,适合于低电压应用。

一种基于BCD工艺的高速低功耗电平位移电路

提出了一种基于0.25μm BCD工艺、适用于高压降压型DC-DC转换器的新型电平位移电路。该电路使用了耐压60V的高压DMOS器件(HVNMOS、HVPMOS)、耐压5V的低压CMOS器件(LVNMOS、LVPMOS),以及耐压5V的三极管器件(BJT)。分析了降压型DC-DC转换器对电平位移电路的特殊要求;基于对两种常见电平位移电路的分析,提出了一种新型的电平位移电路。电路仿真结果显示,与之前的电路相比,新型电路结构具有响应快速、功耗低、输出电平精确、可靠性高等优点。

一种高速高共模瞬态抗扰度电平位移电路

设计了一种适用于GaN栅驱动的高速、高共模瞬态抗扰度的电平位移电路。电路受PWM信号和短脉冲协同控制,利用短脉冲控制的加速电路提升了电平转换速度。在浮动电源轨高速切换和减幅振荡过程中,电路内部对地寄生电容的充放电会导致输出逻辑错误。针对此问题,采用一种高速、低功耗的交叉控制式噪声屏蔽电路,实现了极高的共模瞬态抗扰度。采用0.35μm高压CMOS工艺进行电路设计。仿真结果表明,在100 V电平转换情况下,该电平位移电路的平均传输延时为1.58 ns,延时失配小于100 ps,共模瞬态抗扰度达到200 V/ns。

一种高速高可靠性低功耗的电平位移电路

为了满足MHz以上频率的GaN半桥栅驱动系统的应用需求,提出了一种高速高可靠性低功耗的低FOM电平位移电路。串联可控正反馈电平位移电路通过仅在转换过程中减弱正反馈力度,实现了低传输延迟和高共模噪声抗扰能力,同时采用最小短脉冲电路设计以降低功耗。该电平位移电路基于0.5μm 80 V高压(HV)CMOS工艺进行设计与仿真验证,结果表明,电路具有960 ps的传输延时、50 V/ns的共模噪声抗扰能力和0.024 ns/(μm·V)的FOM值。

一种高噪声抗扰度电容式电平位移电路

设计了一种适用于GaN半桥栅驱动的高噪声抗扰度的电容式电平位移电路。在浮动电源轨发生dV/dt切换和减幅振荡时,采用去耦开关完全消除了影响输出状态的共模噪声,采用动态开关减小了电路失配引起的差模噪声。利用电容耦合技术实现了高负压容忍度、亚纳秒级延时和低功耗。采用0.18μm高压BCD工艺进行电路设计。仿真结果表明,在50 V电平转换下,该电平位移电路的共模瞬态抗扰度达到200 V/ns, 200 V/ns转换速率下的失配容忍度达到30%,负压容忍度达到-5 V,平均传输延时为0.56 ns。

一种高速、高共模噪声抗扰的电平位移电路

介绍了一种应用于GaN驱动的0.35μm HV CMOS工艺的高速、高共模噪声抗扰的电平位移电路。该电路采用高速电流镜和双锁存结构,并增加共模抗扰辅助电路,大大提高了传输速度和对共模噪声的抗扰能力。该高速、高共模噪声抗扰的电平位移电路主要用于驱动增强型GaN的高压半桥栅驱动。仿真结果显示该电平位移电路上升沿传输延时1.03 ns,下降沿传输延时1.15 ns,可承受GaN高压半桥栅驱动开关节点SW处电压浮动50 V/ns。

应用于负电源的电平位移电路及器件设计

本文设计了一种应用于负电源的电平位移电路。实现从0～8V低压逻辑输入到8～-100V高压驱动输出的转换。分析了该电路的结构和工作原理。基于此电路结构设计了满足应用要求的高压薄膜SOI LDMOS器件。分析了器件的工作状态以及耐压机理,并利用工艺器件联合仿真对器件的电学特性进行了优化设计。

一种低功耗的电平位移电路

提出了一种基于0.35μm BCD工艺的电平位移电路。该电路使用了耐压5V的CMOS器件。通过对常规电平位移电路进行分析,提出了优化改善的电平位移电路。电路仿真结果显示,与常规的电平位移电路相比,改进的电路具有功耗低、输出电平稳定可靠等特点。

一种高可靠性三相全桥IGBT驱动电路的设计

该文基于X-FAB 1.0μm高压SOI工艺,提出一种适用于600 V高压下的三相全桥IGBT驱动电路,包括输入接口电路、死区时间产生电路、高低压电平位移电路以及其它保护电路。其中针对输入信号可能同时有效的问题,设计了一种可以对输入信号的错误状态进行判断的死区时间产生电路,避免因高、低侧信号同时输入有效电平所造成的错误;高压驱动部分采用一种具有隔离功能的新型电平位移电路,可以减小高低压地电位之间的串扰,有效提高了驱动电路的可靠性。仿真结果表明,高侧浮动电压的范围为0~600 V,能够实现三相高低通路驱动后级的IGBT功率器件,高侧通路电压的输出范围为0~615 V,低侧通路电压的输出范围为0~15 V,驱动电流最大可达0.8 A,高低侧输出信号之间的死区时间为1.2μs,最高工作频率100 kHz。

用于GaN驱动芯片的低功耗高可靠高侧供电电路

高侧供电电路对GaN驱动芯片的可靠性和功耗有非常重要的影响。设计并实现了一种低功耗高可靠的高侧供电电路。考虑到GaN器件的低栅源击穿电压及其反向导通特性,通过自举钳位稳压设计将低压差线性稳压器(LDO)直接搭建在高侧通路以实现对GaN器件栅源电压的保护,此外通过设计抗高侧地HS负压的电平位移电路以实现在高频、高噪声条件下GaN驱动芯片能够正常工作。该高侧供电电路基于0.18μm BCD工艺设计并流片,测试结果表明,集成该高侧供电电路的GaN驱动芯片的高侧输出端能够在最大90 V/ns的电压转换速率或最小25 ns脉宽的输入脉冲下输出最大压差5 V的方波信号,具有良好的性能。

运用共模响应整形技术实现恒跨导全摆幅运放

本文提出了一种运用“共模响应整形技术”实现的恒跨导全摆幅运放。该运放在全摆幅的动态工作范围内,输入级跨导基本保持不变,CMOS工艺参数的变化对跨导变化率的影响很小。输出级采用AB类结构,实现了全摆幅输出。

自举高端驱动浮动地负过冲闭锁问题

高压栅极驱动集成电路的实现中都设计有一定的开关噪声耐量,然而,由于结构上不是完全电隔离的,对噪声自然敏感,用于驱动感性负载时,开关换流期在高端浮动地上产生的过负压会使芯片闭锁,导致芯片高端驱动输出失常,甚至电路毁坏,就过负压产生原因、闭锁机理及在驱动集成电路的高端浮动地与桥输出之间加入电阻网络等电路级抑制措施进行了详细分析和介绍。