数字系统电平敏感扫描设计研究

在复杂电子系统中对数字系统工作的可靠性要求越来越高,因此提高数字系统的可测试性变得尤为重要。要提高数字系统的可测性,就需要设计人员在设计系统的同时考虑到测试的要求,目前常采用的方法是结构设计。电平敏感扫描设计在结构设计中使用较为普遍,针对电平敏感扫描设计法进行了研究。

基于LSSD的Cache电路的扫描测试设计

在扫描测试设计时,因电路行为的不同需采用不同的扫描单元,LSSD(level-sensitive scan design)正是一种非常适合于电平敏感型电路的扫描单元,但在时钟控制相对复杂的电路中仅采用标准LSSD单元来完成整个扫描测试设计是不够的。在经过对LSSD扫描测试原理进行深入研究后,结合某32位RISCCPU中的Cache电路的行为特点,对标准LSSD扫描单元做了重新设计,并获得了较高的测试覆盖率和故障覆盖率。