共栅共源结构GaN HEMT开关模型

为了计算共栅共源结构高压氮化镓(GaN)器件开关损耗,提出一种共栅共源结构GaN器件开关过程及损耗模型.通过考虑共栅共源结构中印制电路板(PCB)和引线寄生电感以及器件结电容,得出共栅共源结构GaN器件的等效电路模型,进而得到测试开关特性的双脉冲等效电路.按时间顺序将开通过程分为5个阶段,将关断过程分为4个阶段,对双脉冲等效电路进行分析和简化,并计算得出各个阶段中共栅共源结构GaN器件电压电流时域表达式,从而得到开关过程波形及损耗.在不同驱动电阻和开关电流下进行双脉冲实验,模型与实验的开关波形及损耗较吻合,表明所提出模型较准确.

提高共源共栅CMOS功率放大器效率的方法

利用共源共栅电感可以提高共源共栅结构功率放大器的效率。这里描述了一种采用共源共栅电感提高效率的5.25 GHz WLAN的功率放大器的设计方法,使用CMOS工艺设计了两级全差分放大电路,在此基础上设计输入输出匹配网络,然后使用ADS软件进行整体仿真,结果表明在1.8 V电源电压下,电路改进后与改进前相比较,用来表示功率放大器效率的功率附加效率(PAE)提高了两个百分比。最后给出了功放版图。

一种基于共模负反馈的高性能运算放大器的设计

设计了一种基于CSMC 0.25μm CMOS工艺的高性能全差分输入的折叠式共源共栅运算放大器电路。该电路由折叠式共源共栅运放模块、差分输出模块与共模负反馈模块组成,具有单位增益带宽高、稳定性好、开环增益大等优点。通过Cadance对此电路进行进一步的设计优化与仿真,表明该电路在5 V电源电压下,直流开环增益为115 d B、单位增益带宽为30 MHz、共模抑制比为185 d B、相位裕度为66°,达到了预期的设计目标。

一款适于音频ADC的共源共栅放大器设计

设计了一款适合于16位Sigma-delta调制器的增益增强型共源共栅运算放大器。该运算放大器主要采用套桶式共源共栅结构,带有一个开关电容共模反馈电路,并采用增益提高技术提高放大器的增益。运算放大器采用和舰0.35um mixed-signal CMOS工艺设计,直流增益可达到97.7dB;负载电容为4pF时,单位增益频率为203MHz,满足了对模数转换器高速度和高精度的要求。

基于有源电阻反馈和分流支路的新型有源电感

针对传统有源电感等效电感值低、品质因数(Q)低、频带窄的缺点,在传统共源共栅有源电感的基础上,提出了具有有源电阻反馈和分流支路的改进型有源电感电路,给出了其等效电路模型及各等效参数的表达式。基于Jazz 0.35μm SiGe BiCMOS工艺,利用安捷伦ADS仿真工具,对有源电感电路进行仿真验证。结果表明,在0～7.7GHz频段内,等效电感值在5.67～43nH范围内变化。在4.5～6.7GHz频段内,Q值大于20,且在5.7GHz时达到最大值2 757。改变有源电感的偏置条件,可获得不同的有源电感性能,可以很好地满足射频电路对电感的高Q值、大电感值、可调谐、小面积的需求。

1.25Gbit/s光接收机CMOS共栅前置放大器

设计并实现了用于光纤用户网和千兆以太网光接收机的CMOS前置放大器 .电路采用共栅结构取代常用的共源结构 ,大大降低了输入电阻 ,使得光检测器的寄生电容只影响非主极点 ,从而获得宽带 .提出了一种优于电阻反馈的有源反馈 ,可获得比普通共栅结构更宽的带宽 .测试结果表明 ,在输入 80 5 μA的光电流时 ,电路的单端输出电压摆幅大于 64mV(峰 峰值 ) ,均方根抖动在 36ps以下 ,可稳定工作在 1 2 5Gbit/s的速率上 .

采用新型低成本共模反馈电路的全差分运放设计

设计应用于流水线型ADC的全差分运算放大器.运放中共模反馈电路采用调节反馈深度和共用差分信号通路的新型结构来实现,用简单的结构实现了高环路增益,通过降低反馈系数的方法防止电路产生自激振荡,避免了因引用补偿电容带来的高成本和高设计难度.放大器采用两级折叠共源共栅结构并进行频率补偿,输出级采用推挽式AB类结构.设计的全差分运算放大器基于中芯国际(SMIC)0.35μm工艺.后仿结果表明,放大器直流增益为100dB,负载为3pF时单位增益带宽为359MHz,相位裕度为68°,建立时间为12.3ns,满足ADC所要求的性能指标,适用于高精度流水线型ADC中的级间增益电路和采样保持电路.

一种新型开关电容共模反馈电路

本文设计了一种应用于CMOS全差分折叠共源共栅结构运放中的开关电容共模反馈(SC-CMFB)电路。同传统结构的SC-CMFB电路相比,该结构能够使输出共模电平具有零延迟建立的特性,同时,共模反馈电路所需的电容减少了一半,控制时序也相对简单。基于HspiceD对电路进行了仿真验证,结果表明,该结构的共模电平建立时间相对于传统结构缩短了至少六个周期。

基于0.18μm CMOS RF工艺的有源电感设计与优化

提出一种带负反馈的新型折叠共源共栅有源电感,对相关电路结构和参数进行了设计,分析了影响有源电感性能的各种因素。基于TSMC 0.18μm 1P6M CMOS工艺,利用CadenceSpectreRF对电路进行了仿真和优化,得到电感值最大为138nH,品质因子Q可达到59。

基于有源网络和受控辅助电阻支路的有源电感

针对传统共漏-共栅-共源(CD-CG-CS)有源电感的不足,结合有源网络和受控辅助电阻支路,设计了一款具有大电感值,且可在不同频率下获得高Q峰值和在同一频率下对Q峰值进行大范围调谐的新型有源电感。基于TSMC 0.18μm CMOS工艺,利用安捷伦公司的射频电路设计工具ADS软件对其进行仿真验证。仿真结果表明:当调节有源网络偏置时,在2.48~2.87 GHz的工作频带内,取得了10.89~13.16 nH的大电感值,在2.48,2.74和2.87 GHz三个不同频率下,分别取得了9 997,4 015和2 717的高Q峰值。当调节受控辅助电阻支路偏置时,在工作频率为3.10 GHz下,取得了11.65~17.61 n H的大电感值,Q峰值可在616~3 823之间进行大范围调谐。用Cadence Virtuoso工具进行版图设计,新型有源电感的版图面积较小,仅为21.5μm×34.4μm。

增强型Cascode结构GaN HEMT器件中子辐照效应研究

为探究增强型共源共栅(Cascode)结构GaN HEMT器件的中子辐照效应及机理,首先利用归一化能量为1 MeV、注量为1×10^(14) n/cm^(2)的中子源开展辐照效应试验,并对辐照前/后器件的电学特性进行测试,结果表明,经过中子辐照后,器件的阈值电压发生明显的负向漂移,且跨导峰值减小。后续又分别对器件中级联的增强型Si MOSFET和耗尽型GaN HEMT开展Geant4能量沉积仿真和TCAD辐照损伤仿真,结果表明,增强型Si MOSFET的能损和电学性能退化较为严重。其原因是:中子辐照对器件造成位移损伤,且产生的次级重核对器件造成电离损伤,引起Si/SiO_(2)交界处电场强度上升及内部载流子浓度降低,从而导致阈值电压负漂及饱和漏极电流下降。研究结果可为增强型Cascode结构GaN HEMT器件在辐射环境下的应用提供理论参考。

CMOS低噪声放大器电路结构分析与设计

介绍了CMOS低噪声放大器的几种结构,研究了该放大器的噪声性能和相关制约因素,分析了电感反馈共源共栅结构,并在此基础上,讨论了在低功耗技术中采用的电流偏置复用结构,最后展望了CMOS低噪声放大器的发展趋势.

一种高精度带隙基准源和过温保护电路

设计了一种适用于P阱CMOS工艺的高精度带隙基准源及过温保护电路。基准源信号输出由两路电流相加实现:一路是正比于双极晶体管的发射极-基极电压的电流(IVBE),另一路是基准源内产生的正比于绝对温度的电流(IPTAT);同时,利用这两路电流的不同温度特性,通过直接电流比较的方法,简单地实现了高精度的过温保护电路。

一种新颖的具有带隙结构的误差放大器设计

电源电压过低时,开关电源转换器中的带隙基准源及误差放大器不能正常工作,针对这一问题提出了一款低电压具有带隙结构的误差放大器。本文阐述了该结构的工作原理,并对整体结构进行分析。采用0.8μm BiCMOS工艺,在1.4V的电源电压下,通过HSPICE进行前仿真验证,得到其开环增益为63.4dB,电源抑制比为106.4dB。

基于电感并联峰化的宽带CMOS跨阻前置放大器

提出了一种基于TSMC0.18μm CMOS工艺的低噪声、低功耗的10Gb/s光通信接收机跨阻前置放大器(TIA)的设计。该TIA电路采用具有低输入阻抗的RGC(regulated cascode)结构作为输入级。同时,采用电感并联峰化和容性退化技术扩展TIA电路的带宽。当光电二极管电容为250fF时,该电路的-3dB带宽为9.2GHz,跨阻增益为57.6dBΩ,平均等效输入噪声电流谱密度约为16.5pA/(Hz)(1/2)(0～10GHz),电路的群时延为±20ps。在1.8V单电源供电时,功耗为26mV。

基于GaAs电感模型的微波功率放大器

基于0.15μm砷化镓（GaAs）工艺建立一种电感模型,并用高频结构模拟器（High Frequency Structure Simulator,HFSS）仿真验证,并在此基础上设计一种微波功率放大器,并用高级系统设计软件（Advanced Design System,ADS）进行仿真。仿真结果显示在8～12GHz频率范围内,饱和输出功率大于21.9dBm,1dB压缩点输出功率大于20dBm,功率增益大于26dB,功率附加效率大于34%,稳定系数大于1。

一种新型低噪声放大器的结构分析与设计

将差分输出、套筒式共源共栅、并联负反馈缓冲级相结合,应用到低噪声放大器,设计出一种新型的低噪声运算放大器。给出了用SMIC 0.35μm工艺模型完成电路设计的过程;测得开环增益为60.7 dB,共模抑制比为107 dB,增益平坦带宽为92.5 kHz,噪声为6.203 nV/sqrt(Hz)。测试结果证明了设计的正确性。

全差分结构低功耗CMOS运算放大器设计

为了减小低电源电压以及短沟道效应对放大器的影响,获得低电压高增益的放大器,提出了一种基于65 nm CMOS工艺技术的全差分运算跨导放大器(OTA).采用基于增益增强技术的折叠共源共栅拓扑结构,使放大器具有轨到轨输入及大输出摆幅特性,同时兼备高速、高增益及低功耗优点.电路仿真结果表明,其直流增益为82 d B,增益带宽为477 MHz,相位裕度为59°.正常工艺角下稳定时间为10 ns,稳定精度为0.05%,而功耗仅为4.8 m W.

一种改进输入级结构的轨至轨运算放大器设计

基于0.18μm CMOS标准工艺设计了一种改进输入级结构的轨至轨运算放大器电路。该电路由输入级电路、共源共栅放大电路、共源输出电路及偏置电路组成。通过引入正反馈的MOS耦合对管将输入级电路改进为预放大电路,然后对其进行了详细分析,利用Cadence软件对电路进行仿真。仿真结果表明本文结构的低频直流开环增益可以达到80 dB,比相同参数下的普通结构高20 dB左右。相位裕度达到73o,共模输入电压范围满足全幅摆动,共模抑制比低频时可以达到107 dB。

一种高电源电压抑制比的带隙基准电压源设计

基于带隙基准原理,在自偏置共源共栅结构的基础上对传统带隙基准电路进行改进,通过在带隙核心电路中加入对应的NMOS管和PMOS管,构成一个三层叠共源共栅结构,显著提高了带隙基准源的电源电压抑制比。电路采用0.2μm的SOI工艺实现,实验室测试结果表明,该带隙基准电压源电路正常工作时输出基准电压为1.188 V,温度系数为5.4×10^(-6)/℃,启动时间约为2.2μs。