具有开关电容单元的电感集成Boost变换器

为提高传统Boost变换器的电压增益,降低开关管电压应力,减小变换器损耗,将开关电容和开关电感应用在传统Boost变换器中,提出一种具有开关电容单元的电感集成Boost变换器。利用开关电感与开关电容替代传统Boost变换器中的储能电感与滤波电容,并对开关电感进行了耦合集成。分析了变换器的工作模态,推导得到了变换器电压增益表达式,并研究了电感串联等效电阻对变换器电压增益的影响;分析了开关管电压应力与电感电流纹波的大小。与传统Boost变换器相比,具有开关电容单元的电感集成Boost变换器的电压增益增加一倍,开关管电压应力减小了一半,电流纹波减小接近1/2。样机实验结果验证了理论分析的正确性,表明具有开关电容单元的电感集成Boost变换器具有优良的综合性能。

用于封装内电源的高Q值印制电路板集成磁芯功率电感器

随着便携式电子设备向着智能化和微型化方向发展,集成电压调节器可以有效节省整个电源系统空间并大幅提高系统效率,从而成为当前电源管理最有效的解决方案。具有高功率密度和低直流电阻的功率电感器是实现高效率的小型化电压调节器的关键因素。但目前大部分基于印制电路板工艺的磁性器件受限于线条尺寸,电感值与直流电阻值比值较低,从而导致变换器的转换效率偏低。因此,本文基于印制电路板制造工艺,设计并制作了一种集成磁芯功率电感器。经过测试,在100 MHz的频率下,电感值达到23.5 nH,相比于相同结构空芯电感值提升了121.7%,直流电阻值为15.6 mΩ,36.7 MHz时达到其峰值品质因数值42.7。将该电感器应用于1.8 V至0.85 V,100 MHz的DC-DC转换器中,计算出有效的电感效率在0.1 A至1A的负载电流下,均在95%以上。

应用于多相电压调节器的单元耦合与矩阵组合的阵列式集成电感

集成电感对多相电压调节模块(VRM)稳态和动态特性有重要影响,合理的耦合度可以提高VRM的输出动态响应,并能够降低每一通道的稳态纹波。提出一种利用小电感单元进行矩阵组合的阵列式集成电感,分析电感集成原理,给出阵列式集成电感的单元位置拓扑和单元组合结构拓扑,并分析自感互感单元匝比和磁阻比与电感耦合度的关系。通过电路方程推导了多相VRM耦合电感的等效稳态与暂态电感,获得多相VRM集成电感耦合度的设计准则。耦合度范围对比表明,所提出的阵列式集成电感的集成耦合度与设计准则完全一致。利用设计准则设计四相阵列式集成电感,实验样机测试结果验证了设计准则的正确性。将实验样机应用于四相VRM,实验结果表明应用阵列式集成电感的VRM具有良好的稳态和动态特性,证明了所提出的阵列式集成电感具有实用性。

带开关电容网络的交错并联磁集成电感Boost变换器

针对传统交错并联Boost变换器电压增益低、开关管电压应力高、电感电流纹波大等问题,提出一种新型交错并联Boost变换器。该变换器用2个开关电感单元分别代替储能电感L1和L2,并对开关电感进行耦合集成,在此基础上增加了1个二极管和2个电容构成开关电容网络。分析了变换器在不同占空比下的工作模态,推导了电压增益公式,分析了开关管电压应力和电感电流纹波的大小。与传统交错并联Boost变换器相比,该变换器性能得到明显提升,尤其在占空比D>0.5的情况下电压增益是传统交错并联Boost变换器的3(1+D)倍,开关管的电压应力减小了2/3,电感电流纹波也减小近一半。最后实验验证了理论分析的正确性。表明带开关电容网络的交错并联磁集成电感Boost变换器有着优良的工作性能。

基于新型磁场-电路耦合法的集成滤波电感变压器及滤波系统仿真建模

在电路建模方面,集成滤波电感变压器缺少能完善其表达电量特性的器件,且其建模方式复杂、计算步骤和计算时间冗长。为此,提出了一种利用电感矩阵作为中间桥梁的新型磁场-电路耦合法。首先分析了集成滤波电感变压器的绕组结构;然后以求解数学模型的方式,分析了新型磁场-电路耦合法的实际数学计算过程,并列写多种工况下的变压器端口条件;最后以容量为300 k VA的舰船用集成滤波电感整流变压器及滤波系统为例,开展了仿真研究。通过对实际系统的运行测试发现,所有参数的仿真误差均在7.5%以内,所提出的方法能准确地模拟集成滤波电感变压器的实际运行状态,且耗时短、计算精度高。结果表明基于新型磁场-电路耦合法的集成滤波电感变压器及滤波系统仿真建模方法具有良好的工程应用与推广价值。

三相VRM集成电感的稳态性能研究

针对电压调整模块(VRM)中储能电感设计与分析的要求,提出一种基于VRM的三相对称集成电感;通过对三相VRM工作模态的分析,对比分立电感与耦合电感对三相VRM稳态电流的影响,说明应用耦合电感有效地减小了三相VRM的稳态相电流纹波,使其稳态性能更稳定、高效。通过电路实验验证了理论分析的正确性。

RF集成电感的设计与寄生效应分析

分析了体硅 CMOS RF集成电路中电感的寄生效应 ,以及版图参数对电感品质因数 Q的影响 ,并通过Matlab程序模拟了在衬底电阻、金属条厚度、氧化层厚度改变时电感品质因数的变化 ,分析了不同应用频率时版图参数在寄生效应中所起的作用 ,得出了几条实用的设计原则并进行了实验验证 ,实验结果与模拟值符合得很好 ,表明此模拟方法与所得结论均可有效地用于指导射频 (RF)

分相耦合平面阵列式集成电感四相VRM研究

为了提高VRM的输出动态响应和降低稳态纹波,利用多副磁芯组合,提出了一种应用于四相VRM的分相耦合阵列式集成电感。在不考虑漏磁通影响的情况下,分析了分相耦合阵列式集成电感参数对VRM性能的影响,建立了磁件的等效电路。给出了分相耦合阵列式集成电感的平面化结构,对其进行了电磁场有限元分析。对分相耦合阵列式集成电感与分立电感进行了电路仿真分析比较。仿真结果验证了理论分析的正确性;实验结果表明使用相耦合阵列式集成电感的四相VRM动态效果较好。

SiC MOSFET磁集成开关电感软开关逆变器研究

采用宽禁带半导体器件和软开关技术可显著改善逆变器效率和功率密度。提出采用碳化硅(SiC)金属氧化物半导体场效应晶体管(MOSFET)的新型磁集成软开关逆变拓扑。重点研究SiC MOSFET零电压开关(ZVS)关断损耗,通过深入探讨SiC MOSFET寄生电容对ZVS实现的影响及等效寄生电容的提取方法,并构建开关电感磁集成动态损耗模型,优化SiC MOSFETZVS的条件,修正器件电压、电流应力公式,获得了更高效的电路设计参数。最后通过一台20 kW SiC MOSFET磁集成开关电感软开关逆变器实验样机证明了理论分析的正确性。

一种交错并联双向DC-DC变换器的新型磁集成技术

为了提高交错并联双向DC-DC变换器的功率密度,降低高频工作下的磁心损耗,提高变换器的整体效率,该文提出一种新型磁集成电感结构,采用分段绕组优化设计,通过计算磁心气隙以及各磁柱绕线匝数等参数,将两个分立的电感集成在一个EE型磁心上。使磁元件体积和重量分别减小了48.2%和46.7%。与现有的交错并联磁集成方案相比,该方法能有效降低磁心的饱和度,使磁心上的磁通分布更加均匀,减小电感磁心损耗,提高系统效率。最后,通过有限元仿真和实验样机验证该设计的正确性和有效性.

基于CMOS工艺的高Q值集成电感设计

采用三维全波电磁场模拟软件HFSS作为分析工具,对八边形差分对称结构电感和单端结构电感进行对比研究,提出利用多层金属并联布线、渐变线宽和图案接地屏蔽(PGS)等结构与差分对称结构集成来提高片上电感性能的设计方案。此方案能与标准硅基CMOS工艺兼容。仿真结果表明,该方案能有效提高集成电感的Q值。

一种提高并联集成电感性能的方法

高Q值的片上集成电感是单片集成射频电路、微波电路中不可缺少的重要元件。并联形式的集成电感具有较高的品质因数,但是其自谐振频率较低,使其应用范围受到限制。该文从衬底损耗、金属损耗及邻近效应出发,首次提出了一种提高并联集成电感性能的方法。合理的设计多个不同圈数、层数的电感并将其并联,用ASITIC软件近似仿真发现该型并联集成电感能够在较高频段获得较高Q值。

矩形螺旋集成电感的仿真分析

利用Maxwell 2D/3D软件对矩形螺旋芯片电感进行建模仿真,分析了矩形螺旋电感的绕线宽度、绕线间距、导体厚度以及线圈匝数四个结构参数对电感值和Q值的影响。仿真结果表明,在电感尺寸确定时,线圈间距小能够使电感值大而且Q值也大;在一定条件下,当匝数为4.5匝左右,线宽为48μm左右,厚度为70～80μm时可获得性能较佳的电感。

适用于高品质射频集成电感的多孔硅新型衬底制备技术

提出了背向选区腐蚀生长多孔硅的集成电感衬底结构.ASITIC模拟证明,该新型衬底结构的集成电感在高频下仍具有较高的品质因子.采用此工艺,在固定腐蚀液配比的条件下,变化电流密度和阳极氧化时间,制备出了高质量的厚膜多孔硅,并测量了多孔硅的生长厚度、孔径大小和表面形貌,得出了多孔硅生长速率随阳极氧化时间和电流密度的变化关系,为背向选区腐蚀工艺制备高品质硅基集成电感奠定了理论和实验基础.

陶瓷基板上的集成微电感模型与制作

对陶瓷基板上的集成微电感模型进行了分析。由于陶瓷基板的介电常数比Si基板低,电阻率极高,因此衬底损耗大大减小,从而有效提高了电感的Q值。同时,为了更好进行对比,研究中采用相同工艺在陶瓷基板和Si基板上同批制作了集成电感,两者的结构参数完全一致。测试结果表明,两者的电感值L基本相同,然而陶瓷基板上集成微电感Q值的峰值要比Si基板集成微电感高7左右,Si基板上Q值峰值在5 GHz以下,而陶瓷基板集成微电感的Q值峰值在10 GHz左右。

阵列式集成电感四相VRM的研究

为了提高VRM的输出动态响应和降低稳态纹波,提出了一种用于四相VRM的阵列式集成电感。在不考虑漏磁通影响的情况下,分析阵列式集成电感参数对VRM性能的影响;建立了磁件的等效电路,对阵列式集成电感与分立电感四相VRM进行电路仿真比较,仿真结果验证了理论分析的正确性。试验结果表明阵列式集成电感四相VRM动态响应性能较好。

阵列式集成电感的研究与应用

从磁路出发,将传统的一幅磁芯进行分割,变成阵列式结构,提出了阵列式解耦集成电感。分析了解耦集成原理,推导了等效电路,进行了仿真验证。并把阵列式集成电感应用于Cuk变换器,实验表明阵列式集成电感和多个分立电感一样具有相同的性能。最后给出了阵列式集成电感平面化方案,使阵列式集成电感达到了轻、小、薄的目的,同时阵列式及平面化结构有利于集成电感的散热,降低了阵列式集成电感的损耗。

体硅CMOS射频集成电路中高Q值在片集成电感的实现

制作高Q值在片集成电感一直是体硅CMOS射频集成电路工艺中的一大难点,文章讨论和分析了体硅RFIC工艺中提高在片集成电感Q值的几种常用方法,这些方法都与CMOS工艺兼容。

用于高品质射频集成电感的厚膜多孔硅背向生长技术(英文)

介绍了一种用于高品质射频集成电感的厚膜多孔硅背向生长技术。ASITIC模拟证明厚膜多孔硅衬底能够显著提高射频集成电感的性能。采用背向生长技术成功地制备出了厚膜多孔硅包括穿透整个硅片的多孔硅,并证实了该技术作为后处理工艺应用于CMOS技术的可行性。ESEM对所制样品的表面和截面形貌进行了分析。通过多组实验,得出了多孔硅生长速度与腐蚀电流密度的准线性关系。

硅基集成螺旋电感的设计

在电子系统开发过程中应用EDA技术,可使电子工程师在实际电子系统产生之前全面了解系统的功能特性和物理特性,不仅缩短开发时间,也降低开发成本。本文利用Ansoft HFSS9.2三维高频仿真设计软件进行硅基集成螺丝电感的建模和分析。同时通过斯坦福大学Thomas H.Lee教授开发的集成电感计算软件进行验证,实验证明利用EDA软件进行射频IC设计会有效的提高工作的效率。