基于ARM与FPGA的电流扰动发生器

本文描述了一种基于嵌入式处理器(ARM)和现场可编程门阵列(FPGA)的电流扰动发生器,研究了采用ARM和FPGA构建其控制系统的实现方法。该电流扰动发生器采用单极倍频CPS-SPWM技术,每相主拓扑由2个双级H桥功率单元在逆变侧级联构成,有效提高了输出电压等级范围与等效开关频率,并能够精确输出基波与2~50次任意谐波,为测试APF等被试设备的工作性能与运行状况提供了现场测试环境。通过工业样机试验,证明了该拓扑结构的良好性及实现方法的有效性。