一种基于电流舵逻辑的环形振荡器

文章分析了电流舵逻辑门的动/静态特性。为了比较电流舵环形振荡器和普通数字反相器环形振荡器,采用1.2μm标准CMOS工艺,设计并制作了两种环形振荡器。仿真和试验结果表明,电流舵环形振荡器具有低噪声和频率不随电压变化的特点,但其功耗比较大,适合于噪声要求高而功耗要求不高的电路。

高抗电源噪声的低时钟抖动VCO设计

设计了一种基于电流舵逻辑(CSL)架构的环型压控振荡器(VCO),对传统的共源共栅结构偏置电路作了进一步的改善,增加了一个电压增益较大的放大器构成有源负反馈,以提高抗电源噪声的能力.采用和舰0.18μm双阱CMOS工艺对传统结构VCO和改进后的VCO进行对比仿真,在频率为20MHz、峰-峰值为200mV的高频电源噪声下,传统结构VCO的峰-峰抖动和均方根抖动分别为54.135 ps和19.454 ps,而改进结构VCO的相应值分别为27.442 ps和9.196 ps,抗抖动性能大大提高.改进结构VCO的输出频率为650MHz,占空比约为52%,中心控制电压0.9V对应的增益为962.16MHz/V,线性度良好,在1.8V的直流电源下功耗仅为0.7mW左右.