一种具有滤波功能的延迟锁相环

延迟锁相环(DLL)在DDRnSDRAM内存控制器的设计中具有广泛应用。传统延迟锁相环(DLL)在DDRn SDRAM电源关闭模式(PowerDownMode)退出时,由于电源波动较大会导致VCLK和DQS的上升沿无法对齐。基于此,笔者提出了具有滤波功能的延迟锁相环(DLL),在电源关闭模式(PowerDownMode)退出时,能够自动加快延迟链的更新速度,以保证VCLK和DQS的上升沿尽快对齐,确保芯片得到更好的输出眼图,提高芯片读写质量。