电源开关噪声耦合干扰高速信号的分析及优化方法研究

在电子系统中,高速电路设计面临的问题,归根结底是噪声的问题。在实际的高速电路设计生产过程中,仿真模型与实际PCB的偏差、设计的不合理、PCB制板过程中产生的误差等因素,造成信号完整性和电源完整性问题缺乏系统深入的分析。针对此类问题,开展了电源开关噪声对高速信号产生耦合干扰的分析和优化方法研究。首先对信号完整性和电源完整性的理论进行介绍,进而针对某主板设计过程中存在的电源开关噪声耦合干扰高速信号的案例进行理论分析、示波器测试分析、Cadence仿真分析及优化验证,为该类问题提供一个系统的分析解决方案。