期刊文献+
共找到6篇文章
< 1 >
每页显示 20 50 100
基于超级电容的动态测试系统电源设计 被引量:1
1
作者 孟博 王文廉 +1 位作者 赵学敏 贾振华 《科学技术与工程》 北大核心 2016年第21期243-247,共5页
动态信号具有突发性和瞬态性的特征,针对测试中系统遭受振动、冲击等原因造成电源抖动或意外掉电而导致测试失败的问题,设计并制作了基于锂电池和超级电容混合储能的电源。大容量的电池作为测试系统的常用电源,而高密度的超级电容作为... 动态信号具有突发性和瞬态性的特征,针对测试中系统遭受振动、冲击等原因造成电源抖动或意外掉电而导致测试失败的问题,设计并制作了基于锂电池和超级电容混合储能的电源。大容量的电池作为测试系统的常用电源,而高密度的超级电容作为备份电源以满足恶劣环境下瞬态信号的测试需求。实验结果表明,混合储能的方式能应对冲击造成的电源抖动和断电问题,提高动态测试的可靠性。 展开更多
关键词 动态测试 混合储能 超级电容器 电源抖动
下载PDF
电源噪声对PLL输出特性影响分析 被引量:2
2
作者 陈浩 张九根 吕伟 《电子器件》 CAS 北大核心 2018年第5期1280-1285,共6页
论述了锁相环输出抖动对电源电压灵敏度的概念,此灵敏度概念可以预测特定频率和幅值下电源电压对应的输出抖动,主要针对于电荷泵锁相环进行研究,其中VCO采用LC交叉耦合结构,提出锁相环电源电压噪声对输出抖动影响的评估方法,也为研究其... 论述了锁相环输出抖动对电源电压灵敏度的概念,此灵敏度概念可以预测特定频率和幅值下电源电压对应的输出抖动,主要针对于电荷泵锁相环进行研究,其中VCO采用LC交叉耦合结构,提出锁相环电源电压噪声对输出抖动影响的评估方法,也为研究其他结构的锁相环噪声性能提供参考。 展开更多
关键词 锁相环 电源噪声 相位抖动 电源噪声抖动灵敏度
下载PDF
机载电子设备FPGA上电加载失败的解决方案
3
作者 师毓 赵建平 白洁 《信息技术与信息化》 2023年第2期156-160,共5页
随着飞行器技术的不断发展,机载电子设备已成为飞机系统的重要组成部分,机载电子设备的非正常工作在一定程度上已经影响了飞行安全。针对机载电子设备上电过程中由于外部供电电源抖动引起设备内部FPGA加载过程配置异常出现假死现象,进... 随着飞行器技术的不断发展,机载电子设备已成为飞机系统的重要组成部分,机载电子设备的非正常工作在一定程度上已经影响了飞行安全。针对机载电子设备上电过程中由于外部供电电源抖动引起设备内部FPGA加载过程配置异常出现假死现象,进而导致设备无法正常工作的故障,首先对FPGA上电加载配置原理进行了概述,对某故障机载电子设备电路方案及故障发生机理进行了分析;之后采用正常上电试验条件和线性缓慢上电试验条件开展对比实验并以故障机理理论分析为基础进行了实验验证;以硬件电路最小化改动为基础针对性地提出了两种解决方案,并再次以线性缓慢上电试验条件作为故障激励实验条件对改进电路方案及措施进行了实验验证。实验结果表明,两种改进电路方案均能够有效避免电源抖动引起的FPGA加载配置异常,解决措施有效,为相似故障的处理提供了解决思路。 展开更多
关键词 机载电子设备 FPGA 电源抖动 加载配置 故障
下载PDF
A Low Jitter Design of Ring Oscillators in 1.25GHz Serdes 被引量:1
4
作者 肖磊 刘玮 杨莲兴 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2008年第3期490-496,共7页
A new configuration for delay cells used in voltage controlled oscillators is presented. A jitter comparison between the source-coupled differential delay cell and the proposed CMOS inverter based delay cell is given.... A new configuration for delay cells used in voltage controlled oscillators is presented. A jitter comparison between the source-coupled differential delay cell and the proposed CMOS inverter based delay cell is given. A new method to optimize loop parameters based on low-jitter in PLL is also introduced. A low-jitter 1.25GHz Serdes is implemented in a 0.35μm standard 2P3M CMOS process. The result shows that the RJ (random jitter) RMS of 1.25GHz data rate series output is 2. 3ps (0. 0015UI) and RJ (1 sigma) is 0. 0035UI. A phase noise measurement shows - 120dBc/Hz@100kHz at 1111100000 clock-pattern data out. 展开更多
关键词 SERDES voltage controlled ring oscillator low jitter
下载PDF
高速数字电路PDN与PSIJ联合分析 被引量:3
5
作者 孙茵 叶凌云 《安全与电磁兼容》 2022年第5期23-27,共5页
阐述了高速数字电路电源分配网络(PDN)与电源噪声引发的时序抖动(PSIJ)联合分析方法。介绍了一种新的PDN目标阻抗定义方式,通过对PDN等效电路模型与电路PSIJ敏感度特性进行分析,推导高速电路PSIJ与PDN电路参数(包括电阻、电感与电容)的... 阐述了高速数字电路电源分配网络(PDN)与电源噪声引发的时序抖动(PSIJ)联合分析方法。介绍了一种新的PDN目标阻抗定义方式,通过对PDN等效电路模型与电路PSIJ敏感度特性进行分析,推导高速电路PSIJ与PDN电路参数(包括电阻、电感与电容)的关系,建立联合分析方法,并简述了基于PSIJ的PDN优化算法。 展开更多
关键词 电源分配网络 电源噪声引发的时序抖动 目标阻抗 高速数字电路
下载PDF
Time Drift Stabilizer Unit in BEPCⅡ Injection Kicker System
6
作者 陈锦晖 《Chinese Physics C》 SCIE CAS CSCD 北大核心 2008年第z1期4-6,共3页
High time-stability performance of the injection kicker system is important for the Beijing Electron Positron Collider Upgrade Project (BEPCⅡ),with jitter and drift less than±5ns.In order to compensate the delay... High time-stability performance of the injection kicker system is important for the Beijing Electron Positron Collider Upgrade Project (BEPCⅡ),with jitter and drift less than±5ns.In order to compensate the delay time drift of thyratron on the kicker pulsed power supply,a drift stabilizer is developed.The test results meet the demand of design by regulation resolution=1ns,jitter+drift<2ns in 8 hours.The detailed design of the time-drift stabilizer will be described in this paper. 展开更多
关键词 injection kicker pulsed power supply time drift stabilizer jitter THYRATRON
原文传递
上一页 1 下一页 到第
使用帮助 返回顶部