介绍了一种采用0.18μm 1P6M 1.8 V CMOS工艺的14 bit 250 MS/s电荷域流水线模数转换器（ADC）的全定制版图设计。为提高ADC性能,设计了一种基于标准CMOS工艺、适用于高速高精度电荷域流水线ADC的版图布局方式。版图实现过程中还综合使...介绍了一种采用0.18μm 1P6M 1.8 V CMOS工艺的14 bit 250 MS/s电荷域流水线模数转换器（ADC）的全定制版图设计。为提高ADC性能,设计了一种基于标准CMOS工艺、适用于高速高精度电荷域流水线ADC的版图布局方式。版图实现过程中还综合使用了分布式的电源、地线、时钟网络拓扑结构。测试结果表明,该ADC电路在全速采样条件下对于20.1 MHz的输入信号得到的信噪比（SNR）为69.9 d BFS,功耗为230 m W。芯片面积为2.6 mm×4 mm,版图设计较好地实现了ADC电路性能。展开更多
对电荷域流水线ADC子级电路结构和原理进行了分析,并设计了一种基于普通CMOS工艺、适用于高速高精度电荷域流水线ADC的子级电路版图布局方式。基于0.18μm 1P6M 1.8 V CMOS工艺,采用所设计的子级电路版图布局方式和高精度金属-金属电容...对电荷域流水线ADC子级电路结构和原理进行了分析,并设计了一种基于普通CMOS工艺、适用于高速高精度电荷域流水线ADC的子级电路版图布局方式。基于0.18μm 1P6M 1.8 V CMOS工艺,采用所设计的子级电路版图布局方式和高精度金属-金属电容匹配技术,完成了典型电荷域子级电路的版图设计,并成功运用于一种14位250MSPS电荷域流水线ADC中。测试结果表明该ADC电路在240MSPS采样条件下对于20.1 MHz的输入信号得到的SNR为70.5 d BFS,功耗为230 m W,面积为2.6×4 mm2,版图设计较好地实现了ADC电路性能。展开更多
提出了一种用于高速电荷域流水线模数转换器(Analog-to-Digital Converter,ADC)中的高精度大摆幅电荷传输电路,采用栅压自举技术,克服了现有电荷传输电路中信号摆幅受限的问题。基于该技术,采用0.18μm CMOS工艺,设计并实现了一款14位20...提出了一种用于高速电荷域流水线模数转换器(Analog-to-Digital Converter,ADC)中的高精度大摆幅电荷传输电路,采用栅压自举技术,克服了现有电荷传输电路中信号摆幅受限的问题。基于该技术,采用0.18μm CMOS工艺,设计并实现了一款14位200 MS/s电荷域流水线ADC。在189.9 MHz信号输入和全采样率条件下,信噪比为61.7 d BFS,无杂散动态范围为72.6 d Bc;在1.8 V供电下,ADC整体功耗仅为102 m W。展开更多
文摘介绍了一种采用0.18μm 1P6M 1.8 V CMOS工艺的14 bit 250 MS/s电荷域流水线模数转换器（ADC）的全定制版图设计。为提高ADC性能,设计了一种基于标准CMOS工艺、适用于高速高精度电荷域流水线ADC的版图布局方式。版图实现过程中还综合使用了分布式的电源、地线、时钟网络拓扑结构。测试结果表明,该ADC电路在全速采样条件下对于20.1 MHz的输入信号得到的信噪比（SNR）为69.9 d BFS,功耗为230 m W。芯片面积为2.6 mm×4 mm,版图设计较好地实现了ADC电路性能。
文摘对电荷域流水线ADC子级电路结构和原理进行了分析,并设计了一种基于普通CMOS工艺、适用于高速高精度电荷域流水线ADC的子级电路版图布局方式。基于0.18μm 1P6M 1.8 V CMOS工艺,采用所设计的子级电路版图布局方式和高精度金属-金属电容匹配技术,完成了典型电荷域子级电路的版图设计,并成功运用于一种14位250MSPS电荷域流水线ADC中。测试结果表明该ADC电路在240MSPS采样条件下对于20.1 MHz的输入信号得到的SNR为70.5 d BFS,功耗为230 m W,面积为2.6×4 mm2,版图设计较好地实现了ADC电路性能。
文摘提出了一种用于高速电荷域流水线模数转换器(Analog-to-Digital Converter,ADC)中的高精度大摆幅电荷传输电路,采用栅压自举技术,克服了现有电荷传输电路中信号摆幅受限的问题。基于该技术,采用0.18μm CMOS工艺,设计并实现了一款14位200 MS/s电荷域流水线ADC。在189.9 MHz信号输入和全采样率条件下,信噪比为61.7 d BFS,无杂散动态范围为72.6 d Bc;在1.8 V供电下,ADC整体功耗仅为102 m W。
