面向无线通信收发系统的锁相环设计

为缩短无线通信收发系统中锁相环(PLL)的锁定时间,文中研究了锁相环中的鉴频鉴相器(PFD)和电荷泵(CP)电路模块,通过引入全新的动态PFD和推入式电荷泵,消除了盲区的同时,缩短了锁定时间。基于上述研究,设计并实现了一种基于电荷泵的快速锁定锁相环(CP-PLL)。经过测试,该CP-PLL能够快速锁定203.4~286.6 MHz范围内的信号频率,具有锁定时间短、相位噪声小、功耗较低等优点。设计可提高中高速无线通信收发系统的信道切换速度,具有良好的应用价值。

应用于有源相控阵的锁相环分频器设计

文章基于130 nm SiGe BiCMOS工艺设计实现了一种1×7的二分频器链,链路前四级采用电流型逻辑(current mode logic,CML)实现,后三级采用电压型逻辑(voltage mode logic,VML)实现;并设计了电平转换模块,解决2种形式电路匹配问题,实现链路前后的级联。此外完成了分频器链的版图设计,尺寸为1146×647μm^(2),并对分频器进行仿真实验,在20 GHz的输入信号下,得到156.25 MHz的信号输出,实现128分频。最后进行系统仿真,将该分频器链应用到锁相环(phase locked loop,PLL)系统的反馈回路中,当输入参考信号为156.25 MHz时,经过400 ns后PLL进入锁定状态,输出信号频率为20 GHz,实现了128倍的频率放大。