有向图基因表达式程序的电路演化模型

为提高组合逻辑电路的进化速率和成功率,在基因表达式的基础上,结合图形结构提出了有向图基因表达式(GGEP)模型.其中基因表达式包含符号和连接两部分,通过基因显示型映射得到的连接非循环有向图可以很好地描述进化电路,最大正确输出且逻辑门数最少的电路为最优电路;提出了中立变异算法,使变异发生在基因表达式的非编码区域,产生电路进化的中立效果,并分析了该算法的复杂度,测试了中立对电路演化的影响.电路实验结果证明:GGEP模型比其他方法成功率高,演化速率快4～20倍;中立存在的GGEP模型的收敛速率和成功率都要比非中立变异的演化模型高出近一倍.

基于精英池演化算法的数字电路在片演化方法

20世纪末演化硬件技术的提出为实现硬件系统的自适应与智能化等特征提供了一种可行的新技术,现阶段电路进化是演化硬件研究的热点之一.该文引入人工经验与规则,提出一种扩展矩阵编码法,保护具有较优结构的电路个体不易被淘汰;其次,基于多目标和局部寻优技术,结合子电路杂交与单元重要性的自适应变异策略,提出了一种设计数字电路的精英池演化算法,并在可编程逻辑器件上实现电路的自主动态重构与评价等演化过程.

基于多目标演化算法的逻辑电路设计

电路演化设计是新兴的研究热点,通过对电路演化设计的基本原理的介绍,提出了基于演化算法特别是改进的遗传算法(GeneticAlgorithm),根据具有一定逻辑功能的真值表,依据多个设计目标,以较少的运算量和较高的效率来演化设计出一个较优的逻辑电路。通过对几个具体实例的研究分析,说明了该设计思想的有效性和先进性。

一种新的基于真值表分解技术的电路加速演化策略

硬件演化技术在电路演化过程中具有自组织、自适应、自修复性能,具有重要的工程应用价值,硬件演化技术能够实现的核心就是演化算法。目前中等规模及大规模电路演化的时候存在演化速度慢等缺陷,直接影响电路演化的时效性。提出了一种新颖的电路加速演化策略,即基于真值表分解的电路演化策略,从不同的角度对电路演化算法进行了改进,有别于常规的改进演化算法。通过对典型电路进行仿真分析,证明了所提出的加速演化策略的有效性,并且具有重要的应用价值。

模拟电路的多目标优化与演化设计

对模拟电路设计中涉及的多个目标进行了定义与量化,并针对这些目标提出一种面向模拟电路演化设计的多目标遗传算法,该方法利用非支配排序和适应值共享策略来提高搜索方向的空间均匀性,引入基于电路构造指令的编码方案来支持电路自动生成和提高电路演化的效率,并且该编码方案也同样适用于数字电路。利用协同演化的适应值评估策略来增强种群的学习能力,提高演化效率。实验结果表明,该方法可以设计出更实用、简单的模拟电路。

可演化组合逻辑数字电路的静电放电抗扰特性

为研究可演化组合逻辑电路对静电放电的抗扰特性,提出了一种基于Cartesian模型和虚拟重配置技术的可演化组合电路系统模型,按照静电放电抗扰度测试标准IEC 61000-4-2分析了电路逻辑功能的受扰规律,归纳为单极性逻辑翻转和瞬态逻辑击穿2种故障模型。利用故障注入的方法模拟静电放电干扰环境,在故障节点比例逐渐增加的条件下进行了功能电路的演化设计试验。结果表明:当静电干扰事件较少时,演化电路可以快速稳定的演化生成功能完备的数字电路;当静电干扰事件频发且造成大量逻辑单元受扰时,其仍能演化生成适应度达0.9的功能电路。因此,可演化组合逻辑电路在逐渐恶劣的静电放电干扰环境下表现出高可靠的抗扰特性。

可演化组合逻辑数字电路的静电放电抗扰特性

随着科技飞速发展,集成电路工艺以及设计技术日渐完善,数字电路系统日渐复杂化,电磁敏感度不断提高。同时,电磁环境复杂多变,静电放电频繁出现,电力系统电磁环境效应大幅度强化,需要优化利用可靠性较高的容错技术、抗扰技术等,最大化提高电力系统的安全性、可靠性,实现最大化的运营效益。本文多角度客观分析了可演化组合逻辑数字电路系统设计,多层次探讨了可演化组合逻辑数字电路多目标演化算法,静电放电抗扰特性实验以及静电放电防护。

基于可演化组合逻辑数字电路的静电放电抗扰特性研究

静电放电属于近场危害源中的常见类型,在其放电环节,不仅会形成瞬时电流、高电压以及强电场,而且还会产生电磁环境效应,包括大量的磁、热、电以及光等。在对静电放电抗扰特性进行研究时,应以典型静电放电抗扰环境作为基本出发点,通过对集成电路设计程序与内进化技能进行有机结合,即可形成可演化组合逻辑数字电路体系,再通过开展抗扰电路的演化实验与电磁环境的效应实验,就能实现对其抗扰特性的深入研究。鉴于此,本文以此作为出发点与研究对象,在分析可演化组合逻辑数字电路体系的设计程序的基础上,深入介绍静电放电抗扰特性的试验程序,以期可以成为相关人士参考与学习的标准。

数据库技术在演化硬件中的应用

介绍了演化硬件以及数字电路演化的基本概念,接着讨论了运用VB以及Access为进一步处理数字电路的演化结果建立管理数据库.在前台应用程序中,详细分析了代数和适应度数据的获取,并为用户提供了两种不同的数据提取方式.该数据库可以实现对于演化结果的进一步处理,代数和适应度的存储入库,收敛速度曲线的显示,为使用JBits软件提供了便利.

基于结构矩阵的电路网表编码方法的研究

在模拟电路演化领域,电路知识表示是首要解决的问题。网表编码操作简单,对于拓扑结构没有限制,但是网表编码会在种群初始化和遗传操作过程中产生大量的非法电路个体。为解决这一问题,提出结构矩阵,并总结出合法电路结构矩阵所具有的性质,以结构矩阵为规范设计出合适的种群初始化步骤和能够用于网表编码的结构交叉算子,通过演化来验证效果,实验结果显示该方法能够较好地解决网表编码所存在的问题。

一种基于EHW的分块优化电路方法

针对大规模电路存在可以被优化的逻辑门,文中提出利用演化硬件(EHW)技术对大规模电路分块优化的方法。由于EHW技术只能演化小规模的电路,因此需要对大规模电路进行分解后才可以演化。首先根据逻辑门之间的连接关系,利用层次聚类的方法对大规模电路进行分解,分解后的子电路规模要适用于EHW技术;然后利用EHW技术对分解后的子电路进行演化,演化生成多种与原始子电路功能相同的电路,从中选择逻辑门最少的电路替换原始子电路,以达到优化子电路的目的;最后将优化后的子电路按照分解前的连接关系合并,得到与原始电路功能相同而逻辑门数较少的电路。实验结果表明,利用EHW技术可对大规模电路进行再优化,不仅能够降低逻辑门的数量,还可提高其安全性。

模拟电子技术课程的问题导引式教学方法探析

模拟电子技术基础课程具有内容丰富、知识跨度大且电路分析方法灵活多变等特点,上述特点导致该课程学习难度大,并显著降低了学生的学习兴趣。鉴于此问题,本文结合模拟电子技术课程的特点和问题导引式教学方法优势,探索结合该课程特点的问题导引式教学方法。

一位全加器优化设计算法的研究

二十世纪九十年代以来,演化硬件技术通过演化算法自动生成数字电路已成为研究热点之一。人们希望通过实现较大规模数字电路的自动设计及优化,来提高设计效率、降低能耗,从而节约现实成本。该文以扩展矩阵编码规则为基础,基于多目标优化技术,结合轮盘赌选择、子电路交叉、自适应变异以及跨时代精英机制组成电路演化优化算法。

模拟电路轨迹编码方法的研究及改进

阐述一种轨迹编码的改进方法。在模拟电路演化设计中,轨迹编码方法作为一种典型的电路编码方法,它的染色体表示简洁,并且在演化过程中不易产生非法电路个体。然而轨迹编码能表示的电路结构有限。提出一种轨迹编码的改进方法,在原先单一元件连接的基础上,加入组合电路连接到电路中。改进方法丰富了轨迹编码表示的电路结构,扩充了轨迹编码的设计搜索空间,提高了轨迹编码染色体的编码效率。实验结果表明,改进方法相较于轨迹编码方法,在相同的设计任务和演化算法上,电路设计速度和设计成功率均有所提升。

Speedup in adiabatic evolution based quantum algorithms

In this context,we study three different strategies to improve the time complexity of the widely used adiabatic evolution algorithms when solving a particular class of quantum search problems where both the initial and final Hamiltonians are one-dimensional projector Hamiltonians on the corresponding ground state.After some simple analysis,we find the time complexity improvement is always accompanied by the increase of some other "complexities" that should be considered.But this just gives the implication that more feasibilities can be achieved in adiabatic evolution based quantum algorithms over the circuit model,even though the equivalence between the two has been shown.In addition,we also give a rough comparison between these different models for the speedup of the problem.