DES算法的一种电路逻辑模型及实现方案

密码技术是信息安全的关键技术 ,密码算法的快速实现日益重要 ,解决这一问题的有效途径之一是采用CPLD/FPGA实现算法。通过对数据加密标准DES算法的分析 ,设计了一种针对该算法的电路模型 ,并给出了基于Altera公司的CPLD的实现方案。针对DES算法的关键部分S盒 ,讨论了几种可能的设计方案 ,给出了优化结果 ,并对结果做出比较。该算法已经下载到FLEX10K30E器件内 ,加 /解密速度可达 2 0

《数字电路逻辑设计》课程的教学实践研究

提出了《数字电路逻辑设计》课程教学改革的基本思路及具体的教学实践。并对课堂教学、多媒体课件的制作、大学生工程实践能力的培养以及在教学过程中注重素质教育问题等谈了自己的体会。实践证明,这种教学方式可以激发学生兴趣,促进学习,取得了较好的效果。

Multisim在数字电路逻辑设计教学中的应用

为了提高学生的学习兴趣,并培养其综合分析能力、开发能力和创新能力,主张将Multisim仿真技术引入数字电路逻辑设计的教学。通过实例展示如何应用Multisim仿真技术来帮助学生理解数字电路的工作原理,掌握数字电路的分析和设计方法。

PLC在电路逻辑模拟和实现中的应用

介绍了PLC在数字电路逻辑模拟和实现中的应用;并给出了用Micrologix1000实现这种方法的例子。该方法既可用于数字电路验证和辅助教学中,也具有实际电路应用价值。

数字电路逻辑图校图的原则和程序

数字电路逻辑图的校对是电路设计过程中的一个重要环节 ,全面的校对可在电路实现的早期发现、解决问题。本文总结了数字电路逻辑图设计、校对中所应注意的问题 ,提出了校图的原则和程序。

“数字电路逻辑设计”课题式实验教学

"数字电路逻辑设计"是电子信息专业基础课程,但是课程实验越来越少,学生课内的实践机会不足,针对这种情况提出了"课题"式实验教学,通过设计一个实用的小型数字系统让学生熟练掌握课上讲的各种集成电路使用方法和数字系统设计思想,充分利用学生的课外时间提高其动手能力,并对实验教学过程中出现的一些问题进行总结,在促进理论教学的同时进一步提高学生的实践能力。

《数字电路逻辑设计》课程教学实践与探索

《数字电路逻辑设计》是控制方向重要的专业基础课程。为提高教学效果,本文从理论和实践两方面的对内容和方法加以探索和研究。实践证明,这种教学模式能够很好地解决教学中的难点问题,显著提高教学质量和教学效果。

数字电路逻辑设计实验的模拟仿真(CAI)课件的研制

CAI作为课堂教学的重要教学手段,目前被广泛应用。该文介绍了用Authorware对数字电路逻辑设计实验的多媒体模拟仿真课件的设计与开发,讲述了本课件研制的提出、制作原则、开发环境、制作步骤、功能实现与技术方法和应用。

广州地铁列车控制关键电路逻辑设计优化方案

地铁列车激活、方向控制、紧急停车、紧急制动、警惕监视、牵引及制动指令、司机室占有等7个列车控制关键电路中的元器件一旦发生故障,将需列车救援,故存在安全隐患。以广州地铁7号线列车为例,分析列车关键电路存在的安全隐患原因,针对列车激活、紧急停车、牵引及制动指令电路提出了相应的旁路逻辑设计优化方案,并对方案效果进行了评估。

在Word中建立数字电路逻辑符号库

本文使用Microsoft Office系列办公软件中Visual Basic for Application语言并结合宏语言设计并实现了以中国的国标为标准的数字电路逻辑符号图库,并对在Microsoft Word中进行功能扩展的基本途径和方法进行了讨论。该系统采用了矢量图的设计思想,方便用户在Word等软件中绘制数字逻辑图,并可以对取出的逻辑符号进行二次编辑,绘制的图形能够任意地放大缩小,有助于数字逻辑电路的教学。

80C31单片机时钟信号的产生电路逻辑分析

本文简单描述了单片机这一概念。对80C31单片机相位、状态及周期等时钟信号的产生进行了较详细的逻辑分析。最后，简介了指令时序。

一种快速分析组合电路逻辑功能的实用电路

本电路由振荡器、计数器、转换电路、显示器件及延时电路所构成。对实际组合电路的逻辑功能分析,具有快速、准确、方便的特点,有一定的使用价值。

石家庄地铁司机室占用电路逻辑设计优化分析

司机室占用电路是列车控制电路的关键,电路中的元器件一旦发生故障,将影响列车激活、牵引等列车主要功能。以石家庄地铁1号线列车为例,结合具体情况,对司机室占有电路提出了逻辑优化方案,并对方案进行了优化分析,提高车辆运营的稳定性和安全性。

可逆逻辑电路逻辑图及波形图图示化方法

针对以逻辑表达式给定的可逆逻辑电路进行分析,并绘制出其可逆逻辑电路图,仿真出波形图,并将由仿真结果得到的真值表进行可逆化构造。利用C语言编程实现,将相关结果以更直观的形式展现,这在可逆逻辑电路的研究中具有创新性。

等离子体驱动电路逻辑控制波形的设计及其FPGA实现

本文介绍一种新的AC-PDP逻辑控制电路的设计思想;利用MAX+plusⅡ软件,结合原理图和VHDL语言设计了符合驱动要求的驱动波形和驱动逻辑控制电路。

以全加器为例，探讨数字组合电路逻辑设计方法

本文以全加器电路的组合逻辑设计为例,详细介绍组合逻辑电路的多种设计方法,并分析各种方法的优缺点,对其他功能的数字逻辑电路的设计提供参考。

基于相关性分离的逻辑电路敏感门定位算法

随着CMOS器件特征尺寸进入纳米量级,因高能粒子辐射等造成的电路失效问题日益严重,给电路可靠性带来严峻挑战。现阶段,准确评估集成电路可靠性,并以此为依据对电路进行容错加固,以提高电路系统可靠性变得刻不容缓。然而,由于逻辑电路中存在大量扇出重汇聚结构,由此引发的信号相关性导致可靠性评估与敏感单元定位面临困难。该文提出一种基于相关性分离的逻辑电路敏感门定位算法。先将电路划分为多个独立电路结构(ICS);以ICS为基本单元分析故障传播及信号相关性影响;再利用相关性分离后的电路模块和反向搜索算法精准定位逻辑电路敏感门单元;最后综合考虑面向输入向量空间的敏感门定位及针对性容错加固。实验结果表明,所提算法能准确、高效地定位逻辑电路敏感单元,适用于大规模及超大规模电路的可靠性评估与高效容错设计。

基于多端忆阻器的组合逻辑电路设计

微型忆阻器为大脑神经网络的发展提供了新的机遇,简单而精确的忆阻器可以提高各种神经网络和运算电路的性能。以传统二端忆阻模型为基础,通过引入控制端口,设计了一种多端忆阻器,使忆阻器在电路设计和应用中更加灵活实用。鉴于多端忆阻器的电阻由金属区、低电阻区和高电阻区三部分组成,采用三段分片线性法来分别拟合这三个区域。通过推导忆阻器的公式和工作原理,建立了该忆阻器的模型,并对所构建的电路进行了磁滞曲线与逻辑电路测试。仿真结果表明:构建的多端忆阻器能够产生符合忆阻特性的滞回曲线,并且实现了组合逻辑电路功能。由于搭建的忆阻器电路仅由MOS管构成,与传统忆阻逻辑电路相比,所使用的元件数量降低了63.9%。