基于遗传算法的量子可逆逻辑电路综合方法研究

量子可逆逻辑电路综合主要是研究在给定的量子门和量子电路的约束条件及限制下,找到最小或较小的量子代价实现所需量子逻辑功能的电路。把量子逻辑门的功能用矩阵的数学模型表示,用遗传算法作全局搜索工具,将遗传算法应用于量子可逆逻辑电路综合,是一种全新的可逆逻辑电路综合方法,实现了合成、优化同步进行。四阶量子电路实验已取得了很好的效果,并进一步分析了此方法在高阶量子电路综合问题上的应用前景。

基于矩阵初等变换的量子逻辑电路综合的新方法

量子逻辑电路是经典可逆计算和量子计算的交叉领域,对其综合方法的研究具有重要意义。提出了一个基于矩阵初等变换的全新的综合方法,Toffoli门集被选作基本门库,其中每个逻辑门的矩阵都可以分解为初等变换的乘积(称作一个初等变换路径),结合一些启发式规则,将得到的初等变换路径变成Toffoli门序列的形式,也即逻辑电路形式。给出了一个三阶逻辑电路的例子,分析了该新方法的性能。

基于KFDD的可逆逻辑电路综合设计方法

可逆逻辑作为量子计算,纳米技术,低功耗设计等新兴技术的基础,近年来得到了越来越多的关注和研究.然而,大多数可逆逻辑综合方法对函数真值表表达形式的依赖使得综合电路规模受到了限制.决策图作为一种更加简洁的布尔函数表示方法,其为可逆逻辑综合提供了另一种途径.本文基于Kronecker函数决策图(KFDD)提出了一种适合于综合大规模电路的综合方法.该方法利用KFDD描述功能函数,以局部最优的方式从三种节点分解方法中寻找最优分解方法,并根据Kronecker函数决策图中不同类型的节点构建相应的可逆逻辑电路模块,最后将各节点替换电路模块实现级联得到结果电路.以可逆基准电路为例,对该方法进行了验证.实验结果表明,该方法能以较低的代价实现对较大规模函数的可逆逻辑电路综合.

数据选择器型通用逻辑组件的逻辑综合

本文提出了一种使用数据选择器进行逻辑设计的算法,本算法从数据选择器树的首级开始,挑选恰当的数据选择变量,使树型结构得以简化,减少组件总数。

基于OKFDDs的Reed-Muller逻辑混合极性转换算法

混合极性转换是RM(Reed-Muller)电路逻辑综合过程的一个重要环节,能够实现从Boolean逻辑最小项表达式到RM逻辑MPRM(Mixed-Polarity Reed-Muller)表达式的转换。该文通过对OKFDDs(Ordered Kronecker Functional Decision Diagrams)展开规律的研究,建立MPRM表达式与OKFDDs数据结构的对应关系。在此基础上,根据最小项系数与MPRM系数的下标包含关系,结合多输出函数描述方式,提出一种直接从最小项表达式展开到MPRM表达式的新型混合极性转换算法。最后通过对多个Benchmark测试的实验结果表明其转换效率相比其它混合极性转换算法有明显提高。

基于忆阻器蕴含门的逻辑电路综合进化算法

为了减小电路延迟,提出基于忆阻器蕴含门的逻辑电路综合多阶段进化算法（IMP-ELS）,求得在工作忆阻器数目取不同值的条件下的脉冲数优化电路.将问题建模为等式约束下的最小化问题,当约束违反降低到一定程度时,通过判别当前最优解与待求函数真值表符合的条件,计算与、或、异或三种余项函数之一,将其作为新的待求函数,启动新一轮进化,从而保证得到电路的可行解;设计蕴含门逻辑电路编码及初始化方法,减少随机初始化种群中的非法解和冗余门.对2~11bit标准逻辑函数测试结果表明：当工作忆阻器数目由2增大到3时,该算法对82%的测试函数平均脉冲数降低了28%.