数字集成电路FPGA验证的若干研究

大规模集成电路的应用,促进了我国经济的快速发展,同时也带动了集成电路验证水平的提升。相对而言,数字集成电路是目前的主流,但在投入使用之前,必须采取一定的验证措施,以此来完成数字集成电路安全、可靠。目前,FPGA是比较常用的验证手段,其可以根据数字集成电路的具体要求,完成相关工作的进步。值得注意的是,未来的数字集成电路FPGA验证,还会涉及到更多的内容,应在验证手段上进行增加,并且在多方面实现验证水平的进步。

基于FPGA的集成电路形式化验证加速

OpenCoho是一个通过可达性分析及计算对集成电路设计进行形式化验证的软件工具。它可以验证由非线性常微分方程建模的电路系统的正确性。提出基于FPGA的验证算法硬件加速方法,探讨环形振荡器电路有效性验证,通过仿真说明该方法的可行性和意义。实验结果表明,利用该方法平均验证速度提高了约10倍。

改进的时间帧展开的时序电路等价验证算法

提出一种改进的基于时间帧展开的时序电路等价验证算法,其来源于模型检查中的基于数学归纳的验证算法,在使用并简化了SAT问题中不可满足子集提取过程后,将基本条件检查和归纳检查合并处理.为了能在时间帧展开过程中减少状态搜索空间,利用结构不动点技术并提出了准动态唯一状态约束等改进的方法.实验表明,随着时间帧的不断展开,文中算法运行时间的增长速度明显慢于基于数学归纳法的验证算法,其适合验证经过时序优化后的电路.

一种基于状态转换图的时序电路等价验证算法

提出一种基于状态转换图的时序电路等价验证算法。此算法通过验证两时序电路的状态转换图是否同构,得到两电路是否等价的信息。若两状态转换图同构,则两图中的状态可一一匹配为等价状态对,算法将状态转换图存储为待验证等价状态对的形式,若所有待验证等价状态对均为等价,则两时序电路等价,反之,则不等价。此算法对ISCAS89测试电路进行验证,与基于BDD方法的SIS系统和基于时间帧展开算法相比,均有较好的结果。

虚电路连通性验证(VCCV)技术研究

虚电路连通性验证（VCCV）是一种L2VPN的OAM机制,属于PWE3技术的范畴。VCCV在伪线（Pseudowire,PW）终端之间建立一条控制通道,并使用该控制通道在两个PE路由器间传送OAM信息,从而实现PW转发路径端到端的故障检测和诊断。

复分接中数字化定时处理的参数化验证法

在复分接系统中，如同步数字系列（SDH），定时处理占有重要地位。数字化定时处理技术应用于ASIC设计时，传统方法需要的仿真代价太大。作者指出了定时验证的特殊性，提出了定时处理电路验证的概念。同时利用参数化方法对定时处理进行验证，大大缩短了仿真时间。

Perl在ESD保护电路中研究与应用

研究了Perl在ESD保护电路中的应用。基于Perl语言的强大功能,在海量的数字电路仿真数据中准确地抓取需要的数据,并生成文件报表。同时为数字仿真电路的验证提供了一种全新、快速、准确的方式。

基于精英策略的遗传算法在功能验证中的应用

针对集成电路功能验证中覆盖率收敛较慢的问题,通过分析简单遗传算法(SGA)中精英个体的特征,提出了一种应用于功能验证的精英策略。将本代优秀个体和本代适应度高的历史优秀个体视为精英个体,给予额外交叉机会。基于本文策略的精英遗传算法(EGA)可得到覆盖率广、重复性低的验证向量,缩短功能验证的时间。采用互相关函数的硬件计算单元作为验证模型,在Matlab中模拟功能验证的过程,实验结果表明:与SGA相比,EGA使验证时间缩短了14.8%,功能覆盖率从93%提高到95%,有效地提高了功能验证效率。

基于硬件加速器的高性能芯片仿真与验证

展示了一款高性能无线局域网芯片采用硬件仿真加速器进行全芯片仿真与验证的工作。该芯片采用了4发4收多天线、256QAM等技术,最高可以实现1.2Gb/s的数据吞吐率。由于该芯片设计复杂,规模庞大,只使用传统的软件模拟和FPGA仿真难以实现芯片错误的快速定位与解决。在此情况下,使用硬件仿真加速器PalladiumXP提供的全电路仿真方式(In-CircuitEmulationmode,ICEmode)成为了更为有效的方式。在实际应用中一个1000帧的测试用例可以在20min内完成,相比传统的软件模拟提高了400倍以上的效率,相比FPGA原型系统验证则能够提供所有所需要的波形供下载分析。该方法大大加快了复杂芯片的设计效率。

基于硬件仿真器的PCIe接口验证方法的研究和实现

PCIe接口是System on Chip(SoC)芯片上使用非常广泛的一种高速接口。因此,在SoC芯片的Register Transfer Level(RTL)级设计开发阶段,对PCIe接口设计的验证显得尤为重要,需要通过不同的验证平台保证PCIe接口设计的功能正确性和性能稳定性。对基于Cadence硬件仿真器创建的PCIe接口验证平台的方法进行研究,并在某款SoC芯片上实现了该验证流程。实践表明,使用该方法能够较快速地构建验证平台,提供较高的仿真测试性能,同时支持多种调试手段,有效地完成验证目标。

时序电路的形式化证明

对硬件的形式化验证是硬件验证的一个发展方向,形式化验证一个时序电路就是证明电路的实现是否满足他的规格描述。本文提出了用等式逻辑ε的一个公式Ws来表示电路的实现,用T em pura的程序B表示对该电路的特性描述。公式P B引入来证明电路的正确性,这里P是电路的初始状态,是从Ws中抽取的,另外还要从Ws提取输出等式。这样,一旦证明了P B,就能证明实现满足规格描述。最后,给出了一个例子来说明此证明方法。

集成电路验证自动化现状及展望

集成电路芯片的自动设计和自动验证是未来集成电路发展的一个主要方向,而通用可移植激励标准(Portable Stimulus Standard,PSS)是跨层级芯片协同验证与开发的自动化工具。

电动汽车电池管理系统的开发研究

本文针对电动汽车电池管理系统中的电池SOC估算和均衡电路开展研究工作。利用安时积分法设计SOC估算电路,采集电池电压进行数据分析,达到实时精确监测反馈电池SOC的功能;采用基于电感的非耗散型均衡电路控制策略,实现电池间能量均衡。在Matlab中完成了电路的仿真,通过硬件设计及电路制作验证SOC及均衡效果。结果表明,本系统能实现精确测定电池残电量和单体电池间的能量均衡,能量损耗小、工作效率高。

基于散列表的加法器重写优化算法

在大规模算术集成电路设计领域中,乘法器电路的验证是一重大难题。当前主流的方法是Gröbner基法。在此基础上,研究者们提出了加法器重写等优化方法,但重写过程依赖进位变量且需遍历全部变量,导致验证效率降低。为此,本文利用散列表对该方法进行优化,使用散列表存储所有和位输出变量,遍历表中元素进行扩充,再结合加法器的结构特性去识别加法器,从而不再依赖进位变量并且减少了需要遍历的变量数目。由实验结果可知,优化算法提高了Gröbner基的生成效率,也提高了乘法器的验证效率。

电路同构验证的递归集簇算法

在超大规模集成电路的自动化设计中 ,用电路同构验证方法解决设计结果的验证问题是非常有用的。提出了一种电路同构验证的方法 ,利用高效的集簇算法建立电路的层次化结构 ,从而极大地减少同路同构验证过程中的 CPU运行时间和所需要的内存。实验结果表明 ,与 HCNC方法相比 ,该方法的验证时间要少很多 ,尤其在对称性比较高的大电路的验证上 ,不存在内存溢出的问题 ,而且和理论分析一致。

其它电路与技术

Y98-61482-198 9907505高性能数字电路的最佳化技术(含3篇文章)=Opti-mization techniques for high-performance digital