改进的电阻型DAC数字校准算法

设计了一款用数字校准算法实现的改进的电阻型数模转换器(Digital-to-analog converter, DAC)。首先,增加数字校准算法电路提高DAC的精度,校准算法将输入数据分为高中低三部分进行不同编码,高位采用温度计编码方式,中位采用分数编码方式,低位采用二进制编码方式,并对高位和中位分别进行校准运算;然后根据算法分析设计电路,同时为了节省面积,算法结构采用分时复用加法器的结构;最终将校准算法模块应用于数字校准电路和模拟电路相结合的电阻型DAC中。基于0.5μm BCD工艺进行流片,实际测试结果表明,所设计的改进的电阻型DAC满足16位的分辨率、积分非线性小于±1 LSB和微分非线性小于±1 LSB的性能指标要求。

一种16位高精度分段式电阻型DAC设计

采用0.5μm BCD工艺,设计了一种16位分段式电阻型高精度DAC。根据集成电路工艺中电阻的一般失配特性,确定电阻型DAC采用“4+12”的分段结构,分别为高位温度计码结构和低位二进制码结构。整个电路中的电阻类型均采用高阻型电阻,减小了DAC开关结构中的失配,极大降低了整体功耗。电路结构紧凑,整体面积小,仅有2.3976 mm^(2)。结合后仿真结果,对版图进行合理调整,使电路具有较低的微分非线性(DNL),之后采用校正结构,进一步降低DNL。电路测试结果表明,输入数字信号为10 kHz的正弦波时,DAC的无杂散动态范围(SFDR)为57.72 dB,DNL为0.5 LSB,积分非线性(INL)为1 LSB,功耗为1.5 mW。