期刊文献+
共找到6篇文章
< 1 >
每页显示 20 50 100
基于K参数思想的快速三维互连电感电阻提取算法 被引量:4
1
作者 魏洪川 喻文健 +1 位作者 杨柳 王泽毅 《电子学报》 EI CAS CSCD 北大核心 2005年第8期1365-1369,共5页
在GHz以上高频集成电路中,电感寄生效应已严重影响了电路性能,必须研究有效的算法提取互连电感电阻.本文基于K参数(电感矩阵的逆)较好的局部化特性,提出适应高频情况的互连电感电阻提取算法.通过采用有效的窗口选择技术和导体细丝划分,... 在GHz以上高频集成电路中,电感寄生效应已严重影响了电路性能,必须研究有效的算法提取互连电感电阻.本文基于K参数(电感矩阵的逆)较好的局部化特性,提出适应高频情况的互连电感电阻提取算法.通过采用有效的窗口选择技术和导体细丝划分,以及在细丝电感计算复用和导纳矩阵求逆两方面的改进,本文算法可有效处理复杂的多层互连结构,在保持较好精度的情况下,计算速度比FastHenry快上百倍. 展开更多
关键词 三维互连 电感电阻提取 K参数 高频率 窗口技术
下载PDF
用边界元法提取VLSI版图电阻
2
作者 胡庆生 林争辉 汪晓岩 《微电子学》 CAS CSCD 1996年第6期363-367,共5页
介绍了VLSI版图验证中电阻提取的基本原理和主要方法,给出了一种新颖的基于边界元法的电阻提取算法。该算法采用变节点单元,较好地解决了实际问题中经常出现的角点问题。通过应用该算法对几个实例进行提取。
关键词 VLSI IC CAD 版图验证 电阻提取 边界元法
下载PDF
二维互连电感电阻的电路模型法提取
3
作者 李涛 王泽毅 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2003年第1期102-106,共5页
介绍一个基于电路模型法的二维电感、电阻提取器的原理及实现方法 .对衬底采用局部加密的电流细丝划分方法减少了未知量的个数、提高了计算速度 ,并利用高斯积分解决两电流细丝之间出现的三种奇异电感积分计算 .该提取器具有很好的计算... 介绍一个基于电路模型法的二维电感、电阻提取器的原理及实现方法 .对衬底采用局部加密的电流细丝划分方法减少了未知量的个数、提高了计算速度 ,并利用高斯积分解决两电流细丝之间出现的三种奇异电感积分计算 .该提取器具有很好的计算精度 ,能准确反映电阻与电感随频率的变化趋势 . 展开更多
关键词 二维互连电感电阻 电路模型法 PCB板 电流细丝 电阻提取
下载PDF
VLSI 版图的电阻参数提取 被引量:1
4
作者 胡庆生 林争辉 《上海交通大学学报》 EI CAS CSCD 北大核心 1997年第3期41-45,共5页
总结了VLSI版图验证中提取电阻参数的各种方法的优缺点,给出了一种基于边界元法的电阻提取算法.将该算法用于几个实例中。
关键词 版图验证 电阻提取 边界元法 大规模集成电路
下载PDF
基于对偶方程有限元法的电阻参数提取
5
作者 张程 徐小宇 任卓翔 《电子设计工程》 2022年第15期1-5,共5页
集成电路特征尺寸的不断缩小使得互联寄生效应成为制约其性能提升的主要因素,因此需要在设计阶段提取电路版图的各项电气参数,以进行后续的仿真分析。集成电路的电阻参数提取是绝大多数工程所要面对的问题,同时也是进行电路性能等指标... 集成电路特征尺寸的不断缩小使得互联寄生效应成为制约其性能提升的主要因素,因此需要在设计阶段提取电路版图的各项电气参数,以进行后续的仿真分析。集成电路的电阻参数提取是绝大多数工程所要面对的问题,同时也是进行电路性能等指标验证的必要条件。该文提出基于对偶方程有限元法的电阻参数提取方法,通过采用有限元法,根据相关物理系统建立偏微分方程,并利用电流场中对偶方程方法降低了计算复杂度,提升了计算效率,通过若干算例验证了该方法在进行电阻参数提取时的效率与精度。 展开更多
关键词 集成电路 电阻提取 稳恒电流场 有限元法 对偶方程
下载PDF
A Novel Technique of Parameter Extraction for Short Channel Length LDD MOSFETs
6
作者 于春利 郝跃 杨林安 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2004年第10期1215-1220,共6页
A novel parameter extraction technique suitable f or short channel length lightly-doped-drain (LDD) MOSFET's is proposed which seg ments the total gate bias range,and executes the linear regression in every subs ... A novel parameter extraction technique suitable f or short channel length lightly-doped-drain (LDD) MOSFET's is proposed which seg ments the total gate bias range,and executes the linear regression in every subs ections,yielding the gate bias dependent parameters,such as effective channel le ngth,parasitic resistance,and mobility,etc.This method avoids the gate bias rang e optimization,and retains the accuracy and simplicity of linear regression.The extracted gate bias dependent parameters are implemented in the compact I-V model which has been proposed for deep submicron LDD MOSFET's.The good agreemen ts between simulations and measurements of the devices on 0.18μm CMOS technolo gy indicate the effectivity of this technique. 展开更多
关键词 LDD MOSFET parameter extraction parasitic se ries resistance MOBILITY
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部