百万门级系统芯片低功耗技术研究

针对超大规模集成电路低功耗设计技术市场需求的迅速增大,提出了一种新的百万门级系统芯片低功耗设计流程,重点分析了芯片系统级、电路级、逻辑级与物理级四个不同的层次的低功耗设计方法,包括系统构架、时钟与功耗管理算法等低功耗关键技术。以某新型雷达SoC低功耗设计为例,采用SMIC 0.18μm 1P6M CMOS工艺进行设计,版图尺寸为7.825 mm×7.820mm,规模约为200万门。实验结果表明,在100MHz工作频率下,采用新的低功耗设计流程后,前端设计阶段功耗降低了42.79%,后端设计阶段功耗降低了12.77%,芯片总功耗仅为350 mW。样品电路通过了用户某新型相控阵雷达系统的应用验证,满足小型化和低功耗的要求。

国产JRAX1000型反熔丝FPGA应用演示系统设计

为了实现进口元器件国产化替代,采用中国电科五十八所自行研制的抗辐射百万门级反熔丝FPGA和64Mbit抗辐射SRAM设计了一套综合演示系统。系统主要功能包含触摸屏控制、图像采集、音频播放、电机控制等功能。通过系统的软硬件设计、功能调试、时序优化,阐述国产JRAX1000型反熔丝FPGA的应用经验,有助于后续此产品广泛应用时参考和借鉴。