网络并行计算中的远程直接内存存取实现

提出了一种基于硬件TCP协议(HTCP)的远程直接内存存取(remote direct memory ac-cess,RDMA)设计.该设计直接架构在网络的MAC协议层上,因此仅用非常简单的硬件就可实现较高的传输效率,适用于不需要穿越网关的小规模并行计算.实测结果表明使用这种HTCP协议的RDMA网络传输对CPU的占用率比采用普通的TCP协议至少降低一半以上.

基于TMS320DM642的视频编码器的存储存取优化

简要介绍了MPEG-4视频编码器的实现原理,阐述了基于TMS320DM642视频编码的存储存取优化的思想和具体的实现方法。实验结果表明,采用此类优化后提高了视频编码的效率,并保持了较高的图像质量。

海量时代话内存

1998年底,万众瞩目的Win98隆重登台。AGP总线结构因为独特的内存直接存取功能,大大加强了3D图形加速卡处理大规模贴图的能力,因而64MB内存成为绝大多数PC的标准配置。 进入1999年以后,新一代的处理器如Intel PⅡ、AMD K6—Ⅲ等纷纷上市。同时,以IBM硬盘为代表的10GB以上容量产品大幅度降价,一时间人们对海量存储发生了浓厚兴趣。可是,奇怪的是,国内市场内存的销售就不如处理器、硬盘和3D图形加速卡等兴旺……

基于SRP的IB-SAN设计与实现

介绍了基于SRP的IB-SAN的整体结构,分析了SCSI read/write命令处理过程中的两个关键问题,即数据缓冲区的内存注册/注销方法和RDMA操作的执行者获取对方数据缓冲区信息的方式。实验结果表明,SRP能够使InfiniBand网络性能得到充分发挥,系统的总体I/O性能明显优于基于iSCSI协议的IB-SAN。

基于DMA的高速UART串口通信设计与实现

使用直接内存存取(DMA)方式接收报文时,必须先向DMA控制器指定需要接收的字节。当DMA控制器接收到指定字节后,产生DMA传输中断。但是在实际应用时,串口接收报文的字节往往是不固定的。针对DMA必须接收固定长度的数据才产生传输中断的不足,设计了外部中断与定时器相结合的方法来解决这一问题。该方法兼顾了DMA传输不需要CPU干预的优点,又弥补了其不能传输不定长数据的缺陷。外部中断由一个与串口RXD引脚相连接的外部引脚产生。该中断产生的EVENT事件与定时器的输入事件相关联。设置定时器为Retrigger模式,接收到EVENT事件后清零定时器的累计时间;而当定时器一定时间内接收不到EVENT事件后就会超时产生中断,在超时中断服务程序中进行报文处理。由于使用了定时器超时中断进行报文处理,实现了不定长报文的接收和处理,满足了串口通常传输不定长报文的需求。

高性能PCI驱动程序的关键技术

为了提高基于PCI互连多处理器之间大量数据的有效传输,提出了一种针对PCI设备数据传输的驱动程序设计方法。首先描述了嵌入式处理平台由通用处理器PowerPC与数字信号处理器(DSP)组成,DSP处理器需要将处理的图像及视频等数据发送给PowerPC处理器,PowerPC负责事务性管理及远程网络传输,然后讨论了Linux操作系统下PCI数据传输驱动程序设计的关键技术,如DMA传输技术、零拷贝技术等。通过在PowerPC和DSP双处理器平台上进行编程测试,实验结果表明,采用该关键技术设计的PCI驱动程序明显提高了PowerPC与DSP之间的数据传输能力。

高速串行数据处理模块的设计与实现

为提高现有密码模块中数据加解密算法的多样性和安全性,设计并实现一种基于双现场可编程门阵列(FPGA)与数字信号处理器(DSP)架构的数据处理模块。2片FPGA分别与DSP通过外部存储器接口(EMIF)总线进行互联。FPGA 1#利用PCIe,EMIF总线实现其与上位机和DSP的通信,并结合分散-收集型直接内存存取模块最大化PCIe链路带宽。FPGA 2#使用AURORA协议与FPGA 1#进行串行通信,实现多个加解密算法的并行工作,同时支持算法的全局和局部重构。DSP负责数据加解密算法的参数配置、密钥生成与安全管理。在中标麒麟操作系统下的板级功能与性能验证结果表明,该模块与主机的通信速率可达11.36 Gb/s,同时具有密码安全性高和算法可重构的特点,适用于高速数据协同处理领域。

基于嵌入式的多路肌电信号采集系统的设计

采用直接内存存取(direct memory access,DMA)和双口随机存取存储器(dual-port random access memory,dual-port RAM)相结合的方式设计了基于嵌入式的多路肌电信号采集系统。该系统由现场可编程门阵列(field-programmable gate array,FPGA)控制模数转换器(ADC)器件的采样时序;ARM作为主控器件采用DMA方式的数据采集机制,实现了上下位机的高速通信。本研究给出了数据采集接口设计方案,以及Linux操作系统下的DMA驱动程序和控制指令。实验表明该系统在采集肌电信息的同时对肌电信息进行算法处理并实时传输,明显提升了多路肌电信号采集系统的性能。

一种用于图像加速的DMA2D控制器

随着片上系统(SoC)规模的不断增大,直接内存存取(DMA)控制器的功能也越来越完善,但目前对DMA控制器用于图像处理方面的理论研究和实现方法却鲜有报道。为了提高液晶屏(LCD)图像的刷新速度并降低内核的资源占用,提出了一种用于图像数据处理的二维DMA(DMA2D)控制器。该控制器基于先进高性能总线(AHB)完成数据传输,支持多种RGB图像输入输出格式并且能够进行两层图像的混合处理运算。对DMA2D的技术和工作原理进行分析,提出了较为完善的DMA2D控制器的设计方案。后端设计基于28 nm工艺库,测试结果表明,DMA2D控制器的工作频率可达到180 MHz,面积仅为400μm×500μm,相比于通用DMA控制器,其面积减小约69%,功耗仅为2.97 mW。DMA2D控制器加速启用后,速度提升约60%,数据传输速度可达330 MiB/s,显著提高了液晶屏的图像刷新速度。

4πβ-γ符合计数系统软件设计

4πβ-γ符合计数系统是为4πβ(LS)-γ放射性活度国家基准设计的一套高性能电子学系统,与传统模拟符合相比,具有信号实时处理及存储等特点,可完成离线符合计算。论文介绍了符合计数系统的架构、工作流程以及数据传输格式和数据量,阐述了软件开发的流程和处理大数据量的方法,DMA的具体操作和后期离线数据处理程序。软件运行于基于PXI机箱的XP系统,可以达到30 Mbps的稳定写入速度,并提供了一个友好的人机界面。数据离线处理软件可以合并采集数据,根据不同需求产生有用的数据格式,方便后期统计计算。

Win2000下PCI图像采集设备驱动程序设计

阐述Windows2000下设备驱动程序开发的基础原理和编程要点.主要介绍DMA设计在驱动程序设计中的应用和实现.围绕开发的PCI数字图像采集卡,开发并对比PCI目标方式的突发、非突发,主控DMA等几种方案的驱动程序.实验结果表明PCI设备主控总线情况下,使用DMA突发和多缓冲方式是实现高速数据传输的一种良好方法.

基于PCI总线数据通信卡WDM驱动程序设计

以PCI数据通信卡的设计为例,介绍了PCI总线在目前高速数据通信中的一种应用及Windows2000下WDM设备驱动程序的运行机理和编程要点;针对开发调试工具DriverStudio给出了基于一定实时性要求的驱动程序实例,重点讨论了驱动程序设计中的中断、DMA实现及与Win32应用程序异步通信等关键问题;实验数据表明,多线程技术和DMA传输方式相结合,本地速率可达到24.096MB/s,实时响应速度有了显著提高,满足了系统要求。

基于STM32的数字示波器系统设计

数字示波器是一种典型的数字波形显示与参数测量系统,为降低成本和技术难度,提高系统操控性能,利用STM32微处理器为控制核心,结合外部信号处理单元,进行了数字示波器系统的设计。提出了A/D采样的定时器控制法,利用微处理器定时器的PWM输出模式作为系统A/D采样的触发源,并利用DMA技术进行采样数据输送,形成了以定时器控制A/D采样、DMA数据输送、波形重建所构成的串级系统,最后在TFT屏上显示信号信息。与现有数字示波器相比,该数字示波器系统具有性价比高、可操控性好、低功耗、便携方便等优点。

基于TMS320VC5410 DMA方式的高速并行采样系统设计

针对便携式图像系统中视频信号采集与数字处理的需求,设计了以TMS320VC5410(DSP)为核心的通用采样处理系统。利用VC5410的6通道DMA(直接内存存取)控制端口,实现了信号的高速并行采样,其采样率最高可达20MBps。介绍了并行采样系统硬件组成、DMA控制端口逻辑关系以及高速并行采样的编程实现。

基于SOPC的双目视频采集及显示系统设计

针对双目视频传输数据量大、实时性及同步性要求严的问题,给出了一种以SOPC为核心的双目同步视频采集及显示系统设计实例。采用软硬件协同设计的方法,将视频采集控制器、视频输出控制器及DMA控制器集组成数据传输快速通道集成在SOPC中,并结合OpenCV开发上位机应用软件。结果证明,该设计方法在保证双目视频数据同步性和实时性的同时,极大的提升了系统集成度,并降低了设计复杂度,具有较高的实用价值。

一种基于DSP的音频采集与回放系统

介绍一种基于DSP的音频信号处理系统。该系统采用TI公司的低功耗数字信号处理器TMS320VC5509A作为主处理器,采用能与之无缝连接的TLV320AIC23作为音频CODEC芯片。在此基础上完成系统硬件平台的搭建和软件设计,可以作为对音频信号处理的通用平台。本文详细介绍DSP与CODEC芯片的接口设计方法,提出一种利用DMA中断的方式进行数据传送的方法,大大提高了处理速度。

嵌入式组合导航系统中高速通信链的实现

为满足系统小型化、低功耗、低成本、高精度等要求,在基于数字信号处理器(DSP)的嵌入式组合导航系统中,使用一片现场可编程门阵列(FPGA)芯片完成系统各单元间的逻辑控制、多通道异步收发器(UART)的扩展及其收/发双缓冲先进先出(FIFO)存储器的设计.同时,为了减少系统完成数据传输任务时CPU的额外开销,在DSP内部随机存取存储器(RAM)中设计了乒乓缓存区,并利用TMS320C6713的增强型直接内存存取(EDMA)功能完成FPGA中UART缓冲FIFO和DSP内部RAM中乒乓缓存区之间的数据传输.试验结果证明,此方案可以在CPU执行导航算法的同时,由EDMA控制多通道UART在460.8 kb/s波特率下稳定地工作,实现了DSP与外围设备之间高速通信链的设计,使得CPU更专注于导航计算.

一种在片上系统中实现Nand Flash控制器的方法

NandFlash以其优越的特性和更高的性价比,在现代数码产品中得到了广泛的应用。在片上系统芯片中集成NandFlash控制器成为一种趋势。提出了在一款基于ARM7TDMICPUCORE的片上系统(SOC)芯片中的NandFlash控制器实现方案。通过直接内存存取(DMA)的数据传输方式,使得NandFlash的数据传输速率得到了一定提高,满足了实际应用的设计要求。该设计方法已通过了RTL级验证、FGPA验证,并在实际芯片的演示样机上得到了具体实现。

ADSP2116x中DMA的应用

直接内存存取(DMA)是DSP芯片中用于快速数据交换的重要技术,文中对AD公司的浮点系列芯片ADSP2116x中DMA的应用方法作了详细介绍,同时重点介绍了链式DMA的操作方法 ,给出了一些实际应用中的例子。