双能量CT直接增强法在双下肢静脉成像中的优势

目的探讨双能量CT快速扫描对双侧下肢静脉直接增强(双侧下肢DE-DSCTV)的应用,以及直接增强法相对于间接增强法的优势。方法选择30例患有下肢静脉病变的患者,通过改进高压注射器的注射模式,进行双侧下肢静脉双能量CT直接增强扫描。通过后处理获取三维血管图像,与该名患者之前的间接增强法CTV图像进行对比。判断直接增强法对双侧下肢静脉造影的可行性,以及直接增强法DE-DSCTV是否更具有优势。结果 30例患者均获得对比度更高,更为清晰准确的图像,大大的提高了病灶检出率。结论双侧下肢静脉双能量CT直接增强法DE-DSCTV扫描是一种低辐射量,低造影剂量的检查方法。一次扫描就可以同时得到双侧下肢的直接增强图像。相对于间接增强法,直接增强法所获得的图像具有更高的对比度,更有利于病灶的检出,成像效果令人满意。

垂体微腺瘤冠状位直接增强＋延迟薄层CT扫描征象分析

目的：分析垂体微腺瘤冠状直接增强+延迟薄层CT扫描征象。方法：复习了33例用该方法检查的垂体微腺瘤的CT扫描资料。结果：（1）垂体内异常密度改变100%（33/33例），（2）垂体上缘形态改变51.5%(17/33例）；（3）鞍底骨质改变57.6%919/33例）。（4）垂体柄移位18.2%(6/33例）；（5）垂体高度异常33.3%(11/33例），结论：该检查方法能良好地显示垂体微腺瘤的直接征象及间接征象，有助于提高垂体微腺瘤的CT诊断准确率。

基于三阶累积量对角切片的直接自适应谱线增强算法

依据随机平方相位耦合信号三阶累积量不为零的特点,提出了从高斯噪声环境中恢复平方相位耦合信号的基于三阶累积量对角切片的直接自适应谱线增强算法。该算法恢复平方相位耦合信号、抑制高斯噪声的性能优于传统的自适应谱线增强算法。仿真结果证实了这种算法的有效性。

内嵌式永磁同步电机无传感增强型直接磁链控制

介绍一种内嵌式永磁同步电机(IPMSM)的无传感器增强型直接磁链控制(EDFC)研究,包括新型的基于定子磁场定向的EDFC控制架构,控制对象为磁链和转矩。采用基于“前馈补偿环节”加“电压和电流混合磁链模型”的增强磁链观测器,与传统磁链观测器相比,能够解决定子磁链值的直流飘移现象,又无幅值和相位的误差,且具有较好的鲁棒性,能够兼顾低速和高速,高速性能优良,低速出力较大。仿真与实验均证明了该控制方法的有效性。

一种新的红外图像复合增强算法

通过对现有图像增强算法的分析,提出了一种新的红外图像复合增强算法。该算法将同态增晰和直接对比度增强算法结合,使得图像中的局部信息与全局信息在增强时都能被利用。外场实验表明,处理后的图像具有明显的局部对比度增强效果,同时较好地保持了图像的原始面貌。

基于EDMA的多通道数据传输的实现

EDMA是数字信号处理器(DSP)中用于实现数据快速交换的重要技术,具有独立于CPU的后台批量数据传输的能力,满足高速数据实时传输的要求,给出了一种DSP和CPLD结合进行数据传输的实现方案,介绍了系统设计的整体结构,分析了CPLD的逻辑功能,着重描述了EDMA控制器的控制原理和基于EDMA的数据传输方式的软件设计流程和实现步骤,在CCS开发环境里采用RF5的框架结构整合了数据采集、处理和发送三个任务;实验结果表明,通过灵活控制EDMA,不仅能够提高数据的传输效率,而且能够充分发挥DSP的高速性能。

激光告警中FPGA与DSP的高速数据传输

针对激光告警图像处理系统对于实时性要求高,要求数据快速传输,以及所要处理的数据量大的特点,将增强的直接存储器访问数据传输方式应用到图像数据传输的技术中。基于TI公司TMS320C6713 DSP芯片和XILINX公司XC2S200PQ208 FPGA芯片的图像处理系统,介绍了系统中FPGA芯片的时序逻辑控制,DSP外部存储器接口(external memory interface,EMIF)与FPGA的硬件接口设计,并着重描述了DSP与FPGA之间增强的直接存储器访问(enhanced direct memory access,EDMA)传输方式的配置和程序设计流程。传输过程不需要CPU干预就可实现数据在存储空间中的高速搬移,并且采用Ping-Pong缓存结构,从而使CPU可以在数据传输的同时进行数据处理,充分发挥出了DSP芯片的性能,为整个系统的实时性提供了有力保证。

基于DSP的机载数据采集记录系统的设计

针对载机任务单元多通道数据采集记录的需求,设计了一种基于高速浮点运算数字信号处理器(DSP)TMS320C6713的机载数据采集记录系统。利用TMS320C6713处理器芯片集成的增强型直接存储器存取(EDMA)和同步多通道缓冲串行口(M cBSP)模块实现对存储芯片的直接连接和数据操作,简化了硬件接口设计,避免了总线冲突,提高了处理器的工作效率。系统在某型数字化对抗训练系统中的实际应用表明该设计实用可行,并在实时数据采集记录应用中具有较好的通用性和扩展性。

基于TMS320C6713的McBSP和EDMA实现串口通信

针对TI公司的DSP芯片TMS320C6713,利用片上同步多通道缓冲串行口(McBSP)和增强型直接存储器存取(EDMA)实现了串口通信功能。该方案解决了芯片只有同步串口而不能进行异步传输的问题,丰富了接口功能。

基于DSP的PCI总线高速DMA数据传输

针对数据采集系统中的高速数据传输需求,对TMS320C6416DSP的PCI接口特性进行了简单介绍,以TMS320C6416DSP作为PCI主设备控制并启动直接存储器存取(DMA)数据传输,给出了数据传输系统的硬件及软件设计流程,实现了PCI总线的DMA数据传输。与其他PCI总线传输方式比较,TMS320C6416DSP开发成本低、集成度高、通用性好、功能拓展灵活,具有良好的PCI总线数据传输性能,使板卡与PC机之间通信速度得到很大提高,并在项目中证实了PCI总线数据传输方面的能力。

McBSP和EDMA在实时数据流传输中的配置

以利用TMS320C64x进行音频处理为例,介绍TMS320C64x多通道缓冲串口(McBSP)和增强型直接存储器访问(EDMA);重点讲述McBSP控制寄存器和EDMA参数RAM的设置方法,并给出利用EDMA参数链接(linking)功能和乒乓缓冲实现连续数据流传输的实现方法。

基于McBSP的DSP与FPGA间数据传输接口设计

针对TMS320C6416 DSP,为了实现嵌入式数据处理系统中DSP芯片与FPGA接口,提高数据传输速度,增强系统可靠性,给出了基于DSP芯片的同步多通道缓冲串行接口结合增强型直接存储器存取实现DSP与FPGA之间高速数据传输的原理、硬件与软件设计方案,该方案利用EDMA中断对收到的数据进行处理,采用内部缓存机制保证了数据的可靠传输,不需要占用CPU资源,并且电路设计简单,可靠性好,易于实现,具有一定的通用性。

嵌入式组合导航系统中高速通信链的实现

为满足系统小型化、低功耗、低成本、高精度等要求,在基于数字信号处理器(DSP)的嵌入式组合导航系统中,使用一片现场可编程门阵列(FPGA)芯片完成系统各单元间的逻辑控制、多通道异步收发器(UART)的扩展及其收/发双缓冲先进先出(FIFO)存储器的设计.同时,为了减少系统完成数据传输任务时CPU的额外开销,在DSP内部随机存取存储器(RAM)中设计了乒乓缓存区,并利用TMS320C6713的增强型直接内存存取(EDMA)功能完成FPGA中UART缓冲FIFO和DSP内部RAM中乒乓缓存区之间的数据传输.试验结果证明,此方案可以在CPU执行导航算法的同时,由EDMA控制多通道UART在460.8 kb/s波特率下稳定地工作,实现了DSP与外围设备之间高速通信链的设计,使得CPU更专注于导航计算.

EMIF在TD-LTE无线综测仪系统中的应用

通用串口速率较低难以满足大量的复杂性数据的传输需求,为了满足TD-LTE无线综合测试仪表开发中DSP与FPGA芯片之间快速通信的需求,通过研究DSP手册和Xilinx V5芯片,设计了一种通过EMIF接口在两个芯片之间进行快速数据交互的简单有效方案;经过FPGA仿真、综合、与DSP联机调试等操作,验证了该设计方案能够实现数据的正确传输,工作性能稳定且具有较强的可靠性;该设计方案数据处理能力强,传输速率达到457.1Mbit/s,且已在TD-LTE无线综合测试仪表的开发中得到应用。

基于EDMA实现TMS320C64X与FPGA的数据传输

结合TMS320C64XDSP+FPGA信号处理平台,简述了TMS320C64XDSP的硬件结构,重点介绍直接存储器访问(EDMA)的硬件结构和配置方法。数据经现场可编程门阵列(Field-Programmable Gate Array,FPGA)及DSP外部存储器接口(EMIF)由EDMA传输到数字信号处理器(DSP)片内,传输过程不需要CPU干预,并且采用乒乓缓冲结构,CPU同时可以进行数据处理,提高了数据传输、处理的速度,保证了实时性。

EDMA数据传输方式在基于DSP的视频信号处理系统中的应用

视频信号传输是视频信号处理系统的关键技术,文章介绍利用EDMA数据传输方式、在基于TI公司的数字信号处理器(DSP)TMS320C6713芯片的视频信号处理系统中实现视频数据信号高速传输的一种方案。介绍了方案中的DSP外部储存器接口与FIFO存储器的硬件接口设计,并着重描述了基于EDMA数据传输方式的实现方法和软件设计流程。利用EDMA在CPU后台高效地实现存储空间的数据搬移,并在EDMA中断服务程序中对视频数据信号进行处理,DSP的中央处理单元就能够专注于信号处理和系统功能控制,从而满足视频信号处理系统的高速实时性要求。

基于TMS320DM642的视频编码器的存储存取优化

简要介绍了MPEG-4视频编码器的实现原理,阐述了基于TMS320DM642视频编码的存储存取优化的思想和具体的实现方法。实验结果表明,采用此类优化后提高了视频编码的效率,并保持了较高的图像质量。

基于FPGA+DSP的振动主动控制系统设计

针对振动主动控制中处理算法复杂的问题及实时性要求高的需求,提出一种多处理器协同处理的架构,建立FPGA+DSP的高速采集处理系统,以达到对振动目标的实时控制。在FPGA内建立MicroBlaze处理器,配置转化率为65MSPS的A/D对振动信号进行实时采集,采集得到的数据流经缓冲后,通过DMA传输方式经EMIF接口传给DSP进行处理,利用处理结果驱动致动器,达到抑制控制目标振动的目的。实验结果表明,该方法可将20g振动加速度下的振动幅值降低30%。

TMS320C6455在实时图像处理系统中的应用

为了完成图像目标点的检测和确认,同时实现FPGA与DSP之间的通信数据高速传输,文中基于高速DSP芯片TMS320C6455提出了一种数字图像处理系统设计方案。该系统硬件部分用来模拟图像数据输入输出,软件部分基于Code Composer Studio(CCS)平台采用C语言编程实现。通过软件设计和外部存储器接口(EMIF)、增强型直接存储器(EDMA)等底层配置的实现,完成了图像实时处理过程,并实现了FPGA与DSP之间的高速通信。实验结果表明,利用该芯片设计的图像处理系统完全满足设计要求,实时性较好,系统集成度高,该设计方案在数字图像处理领域具有很大的应用价值。

基于TMS320DM6437的McBSP与EDMA实现串口通信

针对DSP TMS320DM6437,为了实现FPGA和DSP间的串口通信,采用了其同步多通道缓冲串行口(McBSP)和增强型直接存储器存取(EDMA)。软件程序设计未使用传统的芯片支持库,而是采用McBSP Driver和EDMA LLD,实现了FPGA和DSP数据的连续双向传输,并且DSP作为接收方时采用乒乓缓存,防止数据丢失,同时利用DSP/BIOS实现了EDMA中断,可对收到的数据进行处理,保证了实时性和数据传输效率。