直接存储器存取在数据采集系统中的应用设计

介绍TMS320VC5402DSP的直接存储器存取(DMA)的特点,给出一种适用的DMA结合多通道缓冲串行口McBSP组成的数据采集系统的设计方案,该设计具有设计灵活、硬件简单、CPU执行效率高的特点。

应用嵌入式微控制器的数字频率合成实现方法

无需专用集成电路,仅由嵌入式微控制器实现直接数字频率合成(DDS)而生成波形信号具有经济、灵活、可靠等优点。借助嵌入式微控制器内的定时器、直接存储器存取(DMA)与数模转换(DAC)等片上外设,提出基于定时中断和DMA实现DDS生成波形信号的方法。基于定时中断实现DDS生成波形信号的方法无需借助片上DMA,对嵌入式微控制器的要求较低。基于DMA实现DDS生成信号的方法,数据从信号预存区到DAC的传送由并行于CPU工作的DMA完成,支持较高的DDS时钟频率。以正弦信号为例,采用中高端嵌入式微控制器对实现DDS生成信号的两种方法进行实验,结果表明,基于定时中断与DMA的两种方法均能生成波形优异、幅度稳定的信号,但DMA法支持更宽的信号频率范围。

一种新型磁随机存取存储器原理型器件问世

物理所韩秀峰课题组最近研制出一种新型磁随机存取存储（MRAM）原理型器件，这种存储器采用100纳米尺度下的磁矩闭合型纳米环状磁性隧道结作为存储单元，正负脉冲极化电流直接驱动比特层磁矩翻转的上作原理，解决了常规MRAM相对功耗高、仔储密度低等瓶颈问题。

基于PCIeDMA缓冲池的流量控制协议

随着航空电子的发展,机载计算机对通信性能提出了更高的要求。PCIe总线的直接存储器存取(Direct Memory Access,DMA)通信方式凭借高吞吐量、低时延及低中央处理器(Central Processing Unit,CPU)占用率等优势,广泛应用于嵌入式计算机通信。在复杂网络拓扑的PCIe架构中,由于通信节点接收数据和发送数据的协议差异或中间介质差异,导致入向流量和出向流量速率不匹配,造成数据缺失。因此,文章设计了一种基于PCIeDMA缓冲池的流量控制协议,以控制模块间的通信流量。利用多级缓冲技术,在节点中配置环形缓冲池,可回收利用总线空间。利用同步互斥技术为高速数据转发争取时间,避免了多节点设备转发数据出现滞后性和数据缺失问题。

基于NiosII的液晶屏控制器SOPC设计

为实现TFT-LCD显示控制器的SOPC-IP设计,选择FPGA-EP4CE6F17C8作为设计验证平台,采用verilog语言,针对全彩AT070TN84TFT-LCD,由Nios II软核处理器、SDRAM控制器、JTAG UART、LCD控制器、Avalon总线等组成TFT-LCD控制器。以Nios II软核处理器为核心,各IP核(如SDRAM控制器、TFT-LCD控制器等)通过Avalon总线相连接到Nios II上,并通过Avalon总线接口模块、DMA模块、FIFO模块和时序产生模块完成了TFT-LCD控制器IP核设计,实现800×480分辨率,16bit颜色深度的彩色图形显示控制。显示实验运行稳定,图像清晰,色彩丰富,无闪屏、错行等现象,视觉效果良好,设计具有良好的可配置性、复用性和移植性。实践证明该设计行之有效。文中给出了控制器的设计原理、实现方法、仿真与实验过程的同时,重点讲述与控制器IP核相关的各设计环节。

通用多通道高性能DMA控制器设计

直接存储器存取(DMA)是计算机应用系统中用于提高数据传输速率和微处理器使用效率的一项重要技术.文中提出了一种功能较为完备的通用多通道DMA控制器的设计方法,给出了系统仿真和测试结果.该控制器具有8通道,支持优先级和轮转相结合的仲裁机制,利用地址掩码和指针实现FIFO型环形缓冲.采用流水线结构设计,支持硬件握手模式和链表描述符传输方式,具有传输速度快和编程灵活的优点,适用于网络通信、多媒体处理等多种应用领域.

一种低开销的面向节点内互连的网络接口控制器

高性能计算和云计算的飞速发展对高性能互连网络的设计提出了越来越高的要求:除了要保证高带宽、低延迟和高可靠性等特性,还要面临成本和系统规模的挑战.该文针对这些特性和挑战提出了一种低开销的基于cHPP体系结构的超节点网络接口控制器:(1)设计了兼容PCIe的网络通信协议,降低协议转换开销、减少通信延迟并增强系统可扩展性能;(2)采用PCIe高速通信接口并支持用户级通信提高软硬件交互效率,面向MPI编程模型抽象出高效通信原语(如NAP、PUT和GET)加速大数据传输;(3)硬件支持I/O虚拟化实现超节点内对网络接口控制器的高效共享.为了对该文的设计进行功能和性能验证,文章基于FPGA实现了系统原型,实验结果显示最低延迟为1.242μs,有效数据带宽可达3.19GB/s.

嵌入式SoC中的DMA控制器的设计与优化

当前 ,嵌入式微处理器已从单一功能转向集成更多功能的片上系统 (SoC)。新增和改进功能往往意味着大量的数据传输 ,使得I O设备和存储器之间的数据交换成为新的瓶颈 ,直接存储器存取 (DMA)技术可以有效地缓解这一瓶颈并提高数据传输效率。文中主要介绍一种嵌入式SoC中的DMA控制器的设计 ,分析了DMA控制器在一个具体应用中的运行性能 ,并在原有基础上进行了优化 ,根据部分外设的数据吞吐量提出了DMA与AC97控制器之间的专用通道思想 ,实现音频数据的实时传输 ,以满足系统需求 ,并给出了实验数据。

用于测试SDRAM控制器的PDMA

设计了一种用于测试SDRAM的可编程直接存储器存取控制模块(PDMA),把设计的PDMA作为IP软核,在基于PCI环境的RTL仿真平台上进行功能仿真、综合并将结果下载到PFGA上,建立基于FPGA的测试平台进行硬件测试验证。结果表明,板上PDMA工作频率66MHz,达到快速访问的设计要求。PDMA仿真了多个IP与SDRAM的数据交换,并且建立在通用的PCI环境下。因此本设计方法和建立的仿真测试环境可用于不同的IP,是解决不同IP开发中十分重要的仿真测试方案,大大缩短了IP开发的测试和验证的时间,对于发展IP软核有重要意义。

高速多通道DMA控制器的设计与实现

在片上系统(SOC),I/O设备和存储器之间的数据交换已经成为系统性能提升的瓶颈,而直接存储器存取(DMA)技术可以有效的缓解这个问题。本文提出并实现了一种高速的、多通道DMA控制器,该控制器可以实现内外部存储空间和I/O器件之间的数据传输,通道优先级可以配置,并支持通道自动传输功能,在该DMA控制器的控制下,数据可以调整传输,满足了SOC系统中数据传输的要求。

基于单片机的高精度波形信号直接生成方法研究

针对直接数字频率合成(DDS)技术不适于单片机直接实现的问题,提出了一种波形信号生成的整周期循环法。借助片内嵌有直接存储器存取控制器(DMA)和数模转换器(DAC)等外设的单片机,该方法可以在不引入DDS专用芯片的情况下直接生成预设波形信号,且在生成信号时完全不占用单片机的CPU时间。对生成波形信号的整周期循环法进行了理论分析,导出了生成信号的频率及最大相对频偏公式,给出了算法实现流程。采用STM32单片机对整周期循环法生成正弦信号进行了实验测试。实验表明生成信号的频率精度高,且波形稳定、质量好。

基于DMA传输方式的SDRAM控制器的设计与实现

在简单介绍同步动态随机存储器(SDRAM)的基础上,提出了一种基于直接存储器读取(DMA)传输方式的SDRAM控制器,详细介绍了DMA控制器和SDRAM控制器的设计,并说明了其现场可编程门阵列(FPGA)实现后的性能。

高性能DSP软核中DMA控制器的设计与验证

为解决数字信号处理器(digital signal processor,DSP)的数据供给问题,设计了一个可高效搬运数据的部件———直接存储器访问控制器(direct memory access controller,DMAC)。采用了模拟验证方法和基于断言的验证方法对设计进行了功能验证。传统的模拟验证方法目前仍是主流的功能验证方法,但基于断言的验证方法是今后集成电路验证的发展方向。模拟验证方法虽具有使用简单,不受设计规模影响的优点,却不能证明设计的完备性,而基于断言的验证方法虽具有验证完备性,但能够验证的设计规模有限。把两者结合起来,就能够发挥各自的优点。实验结果表明,把两者结合起来进行验证,确实能够提高验证质量。

基于FPGA的PCIe总线接口的DMA控制器的设计

采用Altera公司FPGA提供的PCIe PHY IP和Synopsys公司提供的PCIe Core IP提出了一种PCIe总线接口的DMA控制器的实现方法,并搭建了4通道的PCIe传输系统。利用Synopsys VIP验证环境对系统进行了仿真验证,利用Altera Stratix V EX系列FPGA搭建平台进行了实际传输验证,验证了数据读写的正确性,在进行DMA读写事务操作时总线带宽峰值分别达到了1 547 MB/s和1 607 MB/s,能满足大部分实际应用中对数据传输的速率要求。

基于CoreConnect总线的DMA控制器设计

随着片上系统(SOC)规模的不断增大,各外部设备之间大量数据的交互问题成为芯片系统提高性能的瓶颈。提出了一种基于CoreConnect总线架构的直接内存存取(DMA)高速数据传输系统设计方法,并给出了一种较为完善的DMA控制器设计方案。根据DMA在数据传输应用中的特性,减小了外部设备之间数据大量交互对CPU产生的负担,同时解决了处理器内部总线(PLB)上128 bit数据与片上外围总线(OPB)上32 bit数据之间的传输问题,实现PLB与OPB上外部设备之间数据的双向传输。最后给出了相应的功能仿真结果与现场可编程门阵列(FPGA)验证结果。

ZSP_NEO(CPU CORE)与存储器的接口电路的设计与分析

本文设计了CPU(ZSP_NEO)和内部存储器的接口电路,这个接口电路同时提供一个接口满足DMA对内部存储器的访问,并完成模块验证。本设计中使用了两个IP:ZSP_NEO处理器核,以及Artisan提供的SMIC的0.18μm工艺的存储器模块,分别研究了他们的相关功能和相关接口,主要包括:读写功能、读写时序、控制信号等。同时,也根据存储器的情况选择了一个合适的直接存储器存取(DMA,Direct Memory Access)的操作协议。本设计中主要涉及系统级设计(SoC)的一些相关知识、IP的运用、Verilog代码的编写,及系统验证等。

非易失性控制器DS1210芯片特点及应用

介绍非易失性控制器DS1210芯片的性能特点及应用,该芯片非常适用于用后备电池保存随机存取存储器中数据信息的单片机应用系统.

ST推出高闪存容量的STM32F3微控制器

意法半导体（STMicroelectronics，简称ST）的STM32F3系列微控制器再添新产品，满足市场对高性能、创新功能和价格实惠的需求。新微控制器的片上存储容量增至512KB闪存（Flash）以及80KB静态随机存取记忆体（SRAM），并集成丰富的外设接口，其中包括电机高转速控制器及片外（off-chip）存储器接口。

TI超低功耗FRAM微控制器让世界变得更加智能

德州仪器（TI）推出超低功耗铁电随机存取存储器（FRAM）t6位微控制器，从而宣告可靠数据录入和射频（RF）通信能力进入了一个新时代。新型MSP430FR57xx FRAM可在所有的电源模式中提供数据保存功能、支持超过100万亿次的写入次数，并为开发人员提供了一个全新的灵活度（允许其通过软件变更来完成数据内存与程序内存的分区）。

德州仪器推出业界首款超低功耗FRAM微控制器

日前,德州仪器（TI）宣布推出业界首款超低功耗铁电随机存取存储器（FRAM）16位微控制器,从而宣告可靠数据录入和射频（RF）通信能力进入了一个新时代。新型MSP430FR57xxFRAM系列的面市进一步彰显了TI在嵌入式处理技术领域的领先地位,与基于闪存和EEPROM的微控制器相比,