基于FPGA的直接数字合成器的设计

介绍了直接数字合成器(DDS)的基本组成及工作原理,采用QUARTUSⅡ软件提供的模块和VHDL语言自行设计的寄存器,实现了现场可编程门阵列(FPGA)的相位累加器和波形存储表的设计。通过频谱分析研究了DDS的输出频谱,分析讨论了引起输出杂散的原因及改善杂散的方法。研究结果表明,该设计具有较高的实际应用价值。

一种降低直接数字合成器杂散方法的研究

介绍直接数字式频率合成器(DDS),这是一种基于波形存储的全新的频率合成技术。给出了在舍位、量化条件下DDS杂散分布的规律性。在此基础上,利用在输入序列中加入抖动随机信号,破坏误差序列的周期性,从而改善DDS的频谱结构。

直接数字合成器专用集成电路的性能及应用

DDS是Direct Digital Synthesis(直接数字合成)或Direct Digital Synthesizer(直接数字合成器)的缩写。系指一种在数据域内实现的频率合成技术或频率合成器。该合成器是一种数控振荡器(NCO),可产生频率受数字量精确控制的数字信号及其对应的模拟信号(包括正弦波,移频键控(FSK),移相键控(PSK),以及任意波等信号)。成为现代数字无线电通讯系统中不可缺少的部件。以美国Qualcomm为代表的公司,研制了一系列构成DDS的专用集成电路(ASIC)。本文将介绍这些器件的性能及应用。

AD9914:3.5GSPS直接数字合成器解决方案

AD9914是一个直接数字合成器（DDS）,具有一个12位DAC。AD9914采用先进的DDS技术,再加上内部高速,高性能DAC,是一个数字可编程的,完善的高频合成器。它能够产生高达1.4 GHz的频率捷变模拟输出正弦波的波形。AD9914实现了快速跳频和精细调谐分辨率（64位可编程模数模式）。此外,AD9914还提供了快速的相位和振幅跳跃能力。

一种双路正交输出的高精度低杂散直接数字合成器

介绍了直接数字合成器(DDS)工作的原理,提出了DDS资源优化的设计方法,并在ISE(integrated software environment)软件环境下使用verilog语言在现场可编程门阵列(FPGA)上设计实现了一种双路正交输出且具有高精度低杂散的DDS.在MATLAB的环境下,对其输出的频谱特性进行了仿真,最后分析了DDS的设计参数和输出信号杂散度之间的关系,为工程应用的实现提供了设计依据.

基于改进型RBF神经网络的直接数字频率合成器设计

提出了一种基于改进型径向基函数(Radial basis function,RBF)神经网络的高性能直接数字频率合成器,相比于传统的直接数字频率合成器避免了相位截断误差并降低了资源消耗。为了进一步提高RBF神经网络的训练效率及稳定性,提出一种改进型的RBF神经网络训练算法。该算法在粗调阶段,利用K-means++算法快速确定初始激活函数中心,使激活函数中心分布更加合理;在细调阶段则采用L-BFGS-B算法,对粗调阶段得到的最佳中心进行精细调整,进一步降低输出误差。通用FPGA平台的实验结果表明,基于改进型RBF神经网络的直接数字频率合成器当输出时钟频率为1.53 MHz时,无杂散动态范围为85.26 dB,相位噪声为-90.50 dBc/Hz@100 kHz,且无需占用额外ROM资源。

直接数字频率合成器AD9850在电测仪表中的应用

介绍了一种直接数字频率合成器(DDS)专用芯片AD9850,讨论了DDS芯片的基本原理,与单片机的接口电路及软件:提供两种在电测仪表中的应用实例.并对实际效果实行了对比分析.

基于改进CORDIC算法实现高速直接数字频率合成器

设计实现了一种高速直接数字频率合成器。利用混合CORDIC算法的思想,用混合角度集代替传统正切角度集,并讨论了在二进制格式下的中间值,采用改进的混合差分CORDIC算法实现了相位幅度的转换。在确保算法的迭代精度和收敛区间的前提下,避免了传统算法中旋转方向依赖于上一次迭代的现象,提高了数据的吞吐量;同时消除了常用冗余算法引进额外电路的情况。分析了采用CORDIC算法所带来的误差,综合考虑精度和电路复杂度,确定字长和迭代次数获得14位的输出有效位。经0.18μm6M2P CMOS工艺流片,在1GHz的工作频率下,输出信号在98.6MHz处,SFDR为68.39dB,整个芯片面积为4.19mm×3.17mm。

基于改进混合式CORDIC算法的直接数字频率合成器设计

提出一种新的面积优化的直接数字频率合成器设计方案.采用改进混合式CORDIC算法,通过削减旋转相位判断电路和乘法单元,改进和调整相位旋转误差,并利用简单的移位和加/减电路完成复杂的幅度修正,降低了电路复杂度,缩减了电路规模.结构上采用流水线式多级循环迭代技术,实现移位和加/减电路的高度复用.实验结果表明本方法输出频谱杂散小于-70dB,并在运算速度和资源利用率上具有一定的优势.该设计已成功用于宽带网络SoC芯片的频率调制模块.

基于FPGA的直接数字频率合成器的设计

本文介绍了直接数字频率合成器(DDS)的基本组成及设计原理,给出了基于FPGA的具体设计方案及编程实现方法。仿真结果表明,该设计简单合理,使用灵活方便,具有良好的性价比。

单片直接数字频率合成器产品发展综述

综合论述了单片直接数字频率合成器(DDS)产品的现状、应用范围以及发展趋势。以目前国际上单片DDS产品公开发布的产品介绍资料为基础,根据DDS产品的性能和功能进行统计和分析,得到关于DDS产品的一些有用的结论。以DDS的不同功能特点为依据,分别介绍了其在不同领域的应用情况,最后给出单片DDS产品的发展趋势预测。

直接数字频率合成器的设计及FPGA实现

直接数字频率合成器(DDS)通常使用查表的方法实现相位和幅值的转换,文章介绍了一种基于CORDIC算法的DDS。CORDIC算法在三角函数合成上有着广泛的用途,作者从DDS的一般结构和CORDIC算法的基本原理出发,深入探讨了基于CORDIC算法的DDS各部件的结构和FPGA实现。

基于直接数字频率合成器的新型微波成像系统

研究并实现了一种Ku频段的相控阵被动微波成像系统.该系统使用直接数字频率合成器(Direct Digital Synthesizer,DDS)进行上变频后作为射频通道的本振信号,通过DDS作为等效移相单元来实现相控阵成像系统的移相.对比传统使用数字移相器方案,该成像方案可以对视场内的景物进行几乎连续的高密度电扫描,具有扫描时间短、移相精度高、扫描像素高等优点.系统的实测成像结果表明:基于DDS的相控阵微波成像方案具有成像质量高、成像速度快、系统成本较低等优势,是一种有着良好研究前景的新型微波与毫米波成像技术.

采用直接数字频率合成器混频信号的高频功率源设计

提取直接数字频率合成器芯片AD9850输出的混频信号作为系统的频率源,介绍了高频功率源的结构和原理。系统的工作频率范围为(96±1)MHz,最大输出功率为10 kW。驱动级采用MOSFET晶体管功率放大模块,末级采用高频真空四极管4CW10000B。四极管采用阴地电路,工作在甲乙类。高频功率源采用压控可变衰减器进行幅度调制,为满足系统的频率和幅值稳定度要求,功率源采用带温度补偿的晶体振荡器,并让四极管工作在过压状态。在应用Ziegler-Nichols法整定控制器的PID参数时,为实现控制系统的在线自整定,系统采用了继电反馈法,由极限周期和增益得出PID参数。

基于FPGA的直接数字频率合成器设计与实现

介绍了直接数字频率合成器的基本组成及设计原理 ,并对各组成部分进行了理论分析 ,给出了基于FPGA的具体设计方案及实现方法。仿真结果表明 ,该设计简单合理 ,使用灵活方便 ,具有良好的性价比 ,可应用于各种数字接收系统。

直接数字频率合成器相位截断杂散谱的精确分析

该文在Nicholas采用数论方法得到的相位截断杂散谱的幅度和位置分布结果的基础上,运用 映射和数论工具对杂散谱位置分布进行了分析,提出了一种简化算法,可精确分析相位截断杂散谱的谱线幅 度和杂散位置.

直接数字频率合成器DDS的设计

在分析直接数字频率合成器DDS工作原理及杂散影响的基础上,以8031单片机和CPLD芯片FLEX10K为主要硬件进行设计。设计过程采取了改善杂散的措施,测试表明DDS能产生0～11MHz的正弦输出信号,频率分辨率达到0.1Hz,满足电子系统的一般要求。

一种新的正交直接数字频率合成器设计方案

为了提高正交直接频率合成器输出频谱纯度和降低逻辑单元占用率,提出了一种新的分解二阶多项式近似算法。这种算法是将正(余)弦函数分解为几个相关函数,进行二阶多项式近似。与传统二阶多项式近似算法相比,该算法输出频谱纯度较高,无杂散动态范围(SFDR)可达到99.3dBc;该算法所占用的逻辑单元比二阶多项式近似算法减少20%。实验表明,在设计高频谱性能的正交直接数字频率合成器(Quadrature-DDFS)方面,该算法具有明显优势。