一种基于FPGA技术的直接数字频率综合器的设计

本文在ＳＴＥＬ－１１７８的基础上给出了一种节省正弦查寻表（Ｒｏｍ）容量的方法，介绍了一种基于ＦＰＧＡ技术的直接频率综合器的设计方案。

某直接式频率综合器结构设计简析

叙述某直接式频综在结构设计中采取的一些方法 。

Ku波段直接频率综合器设计

为了实现Ku波段直接频率综合器,该文叙述了用数字和模拟直接合成的方法产生一、二本振、各种相参时钟及发射激励信号的设计方法和关键技术措施;并给出了达到的主要技术指标、测试结果和测量方法。实验结果与理论模拟基本一致,验证了方案的可行性。

能同时输出多个频率点的直接相干频率综合器的设计和应用

本文所讨论的直接相干频率综合器,可以在任何同一时刻输出多个不同频率的点频。这些输出信号的频谱纯度、时域稳定度,非常接近于输入标准参考信号的相应指标。文中详细讨论了这种频率综合器的总体设计和具体电路设计考虑。由于多个不同频率的信号是同时输出的,对信号之间的相互隔离提出了较高要求,而对每路输出信号的幅度也要求高达16dBm以上。

C波段小型化低相噪全相参频率综合器

提出了一种小型低相噪、低杂散的C波段全相参频率综合器设计方案。基带信号由DDS芯片产生,通过对环路滤波器和电路印制板的优化设计改善相噪和杂散性能,并与PLL输出的C波段点频信号进行上变频,得到所需信号。介绍了实现原理、相位噪声模型及设计方法。测试结果表明,在7.8GHz处,频综相位噪声≤-103dBc/Hz@100kHz,杂波抑制≤-61dBc。

一种铷原子频标频率综合器新方案的设计与实现

数字化和小型化是铷原子频标(RAFS)发展的重要方向.在传统铷原子频标电路中,6 840 MHz微波信号与频率综合器产生的5.312 5 MHz信号进行混频,得到用于激励铷原子跃迁的6 834.687 5 MHz微波探寻信号.早期铷频标的频率综合器大量使用了分立的模拟器件,数字化程度低、参数优化工作繁杂、电路体积较大.目前常用直接数字频率合成器(DDS)方案直接产生5.312 5 MHz信号,但这种数字电路方案通常需要对10 MHz信号进行倍频,它存在频谱纯度较低、相位噪声高等缺点.本文介绍一种产生5.312 5 MHz信号的频率综合器解决方案,这种设计方案在应用DDS器件时无需使用10 MHz倍频电路,它具有频谱纯度较高、相位噪声低、输出频率和相位可调等优点.

雷达频率综合器两种合成形式的探讨

本文从雷达频率综合器的主要性能要求出发,阐述了频率综合器的两种合成形式,并对它们的主要性能进行了比较;介绍了一种混合式雷达频率综合器方案,并给出了实验结果。

抗干扰数据链终端频率综合器系统设计与实现

为提高数据链的抗干扰性能,采用了实时控制模块与直接数字合成模块相结合的方案设计并实现了一种频率综合器系统。实时控制模块使用FPGA根据抗干扰数据链的工作环境生成相关的工作参数,完成现场控制;直接数字合成模块以AD9915为核心,根据实时控制模块的控制参数,实现频率的跳变。在数据时序与时钟时序的良好配合下,各功能寄存器得到了有效配置,相关数据的读取和写入功能得到了正常实现。试验结果表明,该系统稳定可靠,具有较好的应用价值。

基于DDS的RFID频率合成器设计

随着相关技术的不断完善和成熟，RFID产业将成为一个新兴的高技术产业群，成为国民经济新的增长点。该文根据EPCglobal^TM Class 1 Generation2标准中有关RFID跳频频率的规定，结合RFID射频前端的开发要求，设计出一款新型的RFID频率合成器。频率合成器以Analog Devices Inc公司的时钟集成电路AD9540（内含DDS模块）为核心，通过单片机AT89C51加以配置及控制。输出的DDS跳频信号与800MHz信号混频得到射频前端所需的832-858MHz跳频信号，通过滤波及放大最终输出。实验证明，基于DDS的跳频速度快，频率精确度高，各方面性能指标符合标准要求。

导引头目标模拟器设计与实现

作为雷达导引头半实物仿真系统中的重要组成部分,导引头目标模拟器主要用于产生包含目标距离、速度、角度和功率等特征信息的回波信号,并能简单地模拟干扰信号。介绍了回波信号的特征原理,提出了导引头目标模拟器的设计实现方法,着重说明了采用数字频率综合器(DDS)和数字射频存储器(DRFM)方法模拟目标的速度和距离信息。该模拟器的实现可以方便地对目标信号进行模拟,同时也具有较高的模拟精度。

小型化铷原子钟高精度频率调节电路设计

在GPS驯服铷钟等相关应用领域中,小型化铷原子钟的频率调节精度是一项重要性能指标.该性能一般由铷钟整机系统中倍频综合器的数字锁相环(PLL)分辨率决定.目前作者所在的课题组研制了一款小型化高性能铷原子钟,具有良好的稳定度指标,但其频率调节无法满足高精度的需求.针对这一问题,本文对原小型化铷原子钟的倍频综合电路进行了分析研究和改进设计,基于一款高精度直接数字频率合成器(DDS)芯片设计了一种小数倍频综合电路,在保证小型化铷原子钟仍具有高稳定度指标的同时,实现了其高精度频率调节的功能.

高性能X波段直接式频综的设计

介绍一种 X波段直接式频综的设计方案 ,对其输出杂散进行分析 ,并给出研制结果 ,在 10 GHz的输出频率上 ,偏离载频 1k Hz处的相噪为 - 10 8d Bc/Hz,杂散优于 - 70 d Bc,跳频时间小于 0 .7μs,可捷变 40个点。

一种低复杂度DDFS的设计与ASIC实现

提出了一种基于ROM结构的直接数字频率综合器(DDFS)的实现算法和实现结构。采用三角函数分解法,降低了其对ROM的需求;并对电路进行优化设计,采用简单的移位相加,节省了乘法器,从而降低了整个电路的复杂度。用标准Verilog HDL实现整个DDFS;采用SMIC0.18μmCMOS工艺库进行设计和实现。经仿真测试,该方法输出的频谱杂散大于60dBc,仅需344位的ROM,工作频率可达100MHz。整个DDFS的芯片面积为300μm×350μm。可满足大多数无线通信系统的要求。

AD9852的应用

介绍一种 DDS集成电路的功能和性能 ,并给出利用

甜菜渣的增值加工工艺研究

2002年全国甜菜产量1282．0万吨，以DDS（直接数字式频率合成器）卧式双螺旋渗出器处理甜菜，甜菜渣与甜菜汁的产量比值9：1，则甜菜渣的量达1153．8万吨。目前糖厂对甜菜渣的处理，都是把甜菜渣做成颗粒饲料直接应用于畜禽养殖业。为提高制糖工业企业的经济效益、增加副产品的附加值，应尽快改变甜菜渣用途单一的局面，力争开发一批附加值高、有较强市场竞争力的产品。

布里渊光时域反射传感系统自适应扰偏模块的研制

布里渊光时域反射传感系统通过对布里渊背向散射信号的测量,可以得到温度和应变沿光纤的分布特性。布里渊背向散射信号的偏振态会影响布里渊光时域反射传感系统(BOTDR)的性能。扰偏器可以消除这种影响。本文分析了扰偏器的工作原理。设计了一个自适应的扰偏模块并制作了相应的驱动电路。该扰偏模块可以工作在不同的温度和频率点。实验显示该模块可以消除布里渊背向散射信号偏振态的影响,满足BOTDR测量的要求。

DDS芯片AD9854的噪声分析与应用

通过离散傅立叶变换和傅立叶变换得到了直接数字合成 (DDS)的相位截断杂散、背景噪声和非线性杂散分布规律 ,并且用AD985 4设计了高频地波雷达频率综合器 .设计中根据DDS噪声分布特点从电路布局和控制字设定两个方面进行了改进 ,减小了DDS的主要杂散 .实验证明 ,该方法提高了高频地波雷达发射信号的无杂散动态范围 (SFDR)约 10dB ,增大了高频地波雷达的探测距离 .

S波段信道系统的频综技术

遥测系统前端射频信道的技术性能直接影响到整个系统的解调门限、误码率、外测精度及稳定性等重要指标，本文着重对信道内的频综予以介绍。文中分析了低相噪频综的设计原则，结合工程实际并积极跟踪先进领综的技术发展趋势，独立研制了电感分段ＶＣＯ、ＤＤＳ等电路模块，并总结了未来先进频综研制需重点突破的几项关键技术。

基于RDA3300芯片组的终端射频模块电路设计

介绍了基于RDA3300系列射频套片的SCDMA彩屏手机终端射频模块设计,详细阐述了在SCDMA彩屏手机中应用此芯片组设计射频模块,包括天线匹配电路设计、接收通道电路设计、发射通道电路设计、频综电路设计、软件控制部分的设计,介绍了在设计应用中需要注意的技巧,并用实验进行了验证:基于这套芯片设计的射频模块电路完全满足手机系统的要求。

研制成功10GHz 8-bit超高速DDS芯片

微电子所微波器件与集成电路研究室HBT超高速电路小组刘新宇研究员和金智研究员等研制成功两款基于Ium GaAs HBT工艺的8-bit超高速直接数字频率综合器（Direct Digital frequency-Synthesizer，DDS）芯片DDS1和DDS2。