直接数字频率合成器DDS的设计

在分析直接数字频率合成器DDS工作原理及杂散影响的基础上,以8031单片机和CPLD芯片FLEX10K为主要硬件进行设计。设计过程采取了改善杂散的措施,测试表明DDS能产生0～11MHz的正弦输出信号,频率分辨率达到0.1Hz,满足电子系统的一般要求。

直接数字频率合成(DDS)技术在ADC系统中的应用

从介绍 DDS的原理出发 ,将 DDS与 PL L做一些比较 ,分析了直接频率合成技术和传统频率合成技术之间的不同 ,提出了一个用直接频率合成技术的方法来提高 DAC系统中时钟准确性。

利用单片机和CPLD实现直接数字频率合成(DDS)

与传统的频率合成方法相比 ,DDS合成信号具有频率切换时间短、频率分辨率高、相位变化连续等诸多优点。使用单片机灵活的控制能力以及良好的人机对话功能与 CPL D器件的高性能、高集成度相结合 ,可以克服传统DDS设计中的很多不足 ,从而设计开发出性能优良的

直接数字式频率合成DDS综述

直接数字式频率合成（Direct Digital Synthesizer, 编写DDS）是近年来出现的一种频率合成的新方法，由于采用了全数字化技术，它具有分辨力高和快速换频的突出优点，在仪表、雷达、扩频通信等方面得到了广泛的应用，由于器件原因，还存在一些缺陷、有待改进。本文介绍了DDS的原理，分类及改进方案；对DDS的目前水平作了分析，具体介绍了一些集成产品以及应用，随着高速数字器的进一步发展，加上各种组合方案的优化设计，将会得到高速、低功耗，低价格的频率合成器。

直接数字频率合成器(DDS)的实现方法

分析了直接数字频率合成器的基本算法和误差。研究了用可编程逻辑器件实现直接数字频率合成器的方法。

DDS直接数字合成研究及其CPLD实现

文章研究了直接数字合成DDS(Direct Digital Synthesis)技术.DDS技术是一种创新的电路体系结构,它是将先进的数字处理理论与方法引入信号合成领域的一项新技术.在对DDS技术进行了详细分析研究后,最后在CPLD上进行了布局布线和后仿真,并通过了CPLD的原理样机的测试.

直接数字频率合成器(DDS)应用的频率规划

DDS基本知识与频率规划的意义 DDS被定义为是一种由固定频率参考时钟源产生正弦波的数字技术.需要注意的是,参考时钟源的动态性能会直接影响到DDS的输出频谱.DDS有如下优点:

高精度DDS数字IP核的设计

为了满足雷达系统对高精度DDS(直接数字式频率合成器)的需求,综合使用查表法、复数旋转和线性拟合3种方法,提高DDS输出信号的无杂散动态范围SFDR。当相位累加器为24bit时,使用小于1 kbyte的ROM。仿真表明所设计的DDS,输出信号的SFDR大于110 d B,等效相位截断约为2 bit。在大幅降低对ROM使用量的同时,有效降低了相位截断的bit数,同时达到了设计要求。采用TSMC 55 nm工艺进行综合后,综合结果表明运行速度高达600 MHz,满足了雷达系统对速度的需求。

基于FPGA的直接数字频率合成器的设计

本文介绍了直接数字频率合成器(DDS)的基本组成及设计原理,给出了基于FPGA的具体设计方案及编程实现方法。仿真结果表明,该设计简单合理,使用灵活方便,具有良好的性价比。

采用DDS+PLL技术实现S波段频率合成的一种方法

分析了现有的ＤＤＳ 与ＰＬＬ 混合电路方案实现频率合成的优缺点，提出了一种用ＤＤＳ 与ＰＬＬ 混合电路实现Ｓ 波段频率合成的新方法。给出了一个示例，并用ＣＡＤ

直接数字频率合成器的设计及FPGA实现

直接数字频率合成器(DDS)通常使用查表的方法实现相位和幅值的转换,文章介绍了一种基于CORDIC算法的DDS。CORDIC算法在三角函数合成上有着广泛的用途,作者从DDS的一般结构和CORDIC算法的基本原理出发,深入探讨了基于CORDIC算法的DDS各部件的结构和FPGA实现。

基于FPGA的直接数字频率合成器的设计和实现

介绍了利用Altera的FPGA器件(ACEXEP1K50)实现直接数字频率合成器的工作原理、设计思路、电路结构和改进优化方法。

基于FPGA的直接数字频率合成器设计与实现

介绍了直接数字频率合成器的基本组成及设计原理 ,并对各组成部分进行了理论分析 ,给出了基于FPGA的具体设计方案及实现方法。仿真结果表明 ,该设计简单合理 ,使用灵活方便 ,具有良好的性价比 ,可应用于各种数字接收系统。

直接数字频率合成技术及其应用

文中介绍了直接数字频率合成（DDS）技术的工作原理、性能特点、应用及发展前景。

基于高速直接数字式频率合成器的塔康信号模拟

对机载塔康设备的自动检测,需要模拟地面信标台向机载设备发射的回答信号.从电路原理、硬件电路设计和软件编制等方面,介绍了一种基于直接数字式频率合成技术的模拟塔康地面信标台波形的电路设计方法,并给出了改善信号波形质量的措施.

直接数字频率合成技术在随钻电阻率测井仪电路设计中的应用

直接数字频率合成技术(Direct Digital Synthesize,DDS)具有频率分辨率高、输出频率稳定、功耗低等优点。分析研究了DDS技术的基本原理和DDS芯片AD9850的工作特点,介绍了它在随钻电磁波电阻率测井仪信号源设计中的应用,并给出了它和DSP处理器的硬件接口和程序流程。试验结果表明,利用DDS技术产生的信号能满足测井的需要,为随钻电阻率测井技术提供了新手段。

基于直接数字频率合成芯片的正弦信号发生器

本文论述了一个基于直接数字频率合成芯片AD9850,采用可编程门阵列FPGA设计完成的正弦信号发生器。该信号发生器包括信号产生部分、信号调理部分、信号处理部分和人机界面等4个部分。程序设计采用硬件描述语言VHDL,在ALTERA公司的Cyclone系列的EP1C6芯片上编程实现。经测试,该正弦信号发生器输出频率范围为1 kHz^10 MHz,输出幅度在50Ω负载上达VOPP≥1 V,具有频率设置步进功能、AM和FM调制功能,可产生二进制PSK和ASK信号。整机功能齐全,输出波形稳定,没有明显失真。

直接数字频率合成杂散抑制方法的研究

在理想条件下分析了直接数字频率合成 (DDFS)输出信号的主频谱 ,在此基础上 ,引入了延时叠加法来减小其杂散分量。本文也讨论了DDFS线路中器件本身的非理想特性引起的量化噪声及减小量化噪声的方法。采用上述这些方法后 ,DDFS输出信号的频谱中的杂散和噪声得到了较大的改善。如要进一步抑制DDFS的杂散和噪声 ,则应考虑应用DDFS +PLL方案。

利用VHDL语言实现直接数字频率合成

介绍了DDS技术的组成原理及特点,利用VHDL语言在Altera公司的FLEX10K系列器件上实现了DDS系统,通过MAX+plusII和Matlab演示了仿真结果.

基于FPGA的直接数字频率合成器的设计和实现

介绍了Altera公司的FPGA器件ACEXEP1K50的主要特点 ,给出了由ACEXEP1K50实现直接数字频率合成的工作原理、设计思路、电路结构和改进优化方法。