期刊文献+
共找到4篇文章
< 1 >
每页显示 20 50 100
基于电流模结构的超宽带无源混频器设计
1
作者 李潇然 王乾 +4 位作者 雷蕾 刘自成 韩放 齐全文 王兴华 《北京理工大学学报》 EI CAS CSCD 北大核心 2024年第6期655-660,共6页
采用SMIC 55 nm CMOS工艺,提出基于电流模结构的2~8 GHz超宽带高线性度直接下变频无源混频器结构.本设计主要结构为低噪声跨导放大器(low noise transconductance amplifier,LNTA)驱动I/Q两路电流模无源混频器,负载为低输入阻抗的跨阻... 采用SMIC 55 nm CMOS工艺,提出基于电流模结构的2~8 GHz超宽带高线性度直接下变频无源混频器结构.本设计主要结构为低噪声跨导放大器(low noise transconductance amplifier,LNTA)驱动I/Q两路电流模无源混频器,负载为低输入阻抗的跨阻放大器(trans-impedance amplifier,TIA),即LNTA-Passive Mixer-TIA结构.LNTA采用电容交叉耦合以及双端正反馈结构,解决阻抗匹配以及噪声等关键参数的折中问题.整个接收机链路获得较好的线性度及噪声性能,对于电源电压以及衬底噪声的鲁棒性也有所提升.后仿结果表明,在电源电压1.2 V情况下,射频输入信号频率为2~8 GHz,1 dB压缩点为−5.5 dBm,带内输入三阶交调点为−1 dBm,整体噪声系数为4 dB,核心版图面积为0.12 mm^(2). 展开更多
关键词 超宽带 低噪声跨导放大器 直接下变频无源混频 跨阻放大器 CMOS工艺
下载PDF
一种适用于零中频接收机的CMOS高IIP2混频器 被引量:1
2
作者 张琼娜 Leo de Vreedes 闵昊 《微电子学》 CAS CSCD 北大核心 2008年第4期569-573,577,共6页
讨论了混频器IIP2对于零中频接收机的重要性,对导致CMOS双平衡Gilbert混频器IIP2下降的因素进行了系统而深入的分析。在考虑电路的不匹配性和寄身参数的情况下,介绍了多种提高混频器IIP2的方法。同时,提出了一种鲁棒性非常好,并且适合... 讨论了混频器IIP2对于零中频接收机的重要性,对导致CMOS双平衡Gilbert混频器IIP2下降的因素进行了系统而深入的分析。在考虑电路的不匹配性和寄身参数的情况下,介绍了多种提高混频器IIP2的方法。同时,提出了一种鲁棒性非常好,并且适合低电源电压应用的高IIP2混频器结构:"交流耦合"混频器。该电路采用CMOS 90 nm工艺实现。仿真结果显示,该混频器可达到92 dBm的IIP2和9 dB的电压转换增益,在1.2 V电源电压下,功耗为9.6 mW。 展开更多
关键词 直接混频(零中频) 接收机 混频 输入二阶截取点
下载PDF
一种优化的射频接收前端电路 被引量:6
3
作者 王静光 王金菊 +2 位作者 黄煜梅 沈维伦 洪志良 《微电子学》 CAS CSCD 北大核心 2006年第2期209-212,216,共5页
介绍了一种直接混频的无线局域网802.11b接收机前端电路。在考虑输入寄生的前提下,对射频输入端的阻抗匹配和噪声性能进行了优化;提出了一种适合低电源电压工作的新混频器结构;整个接收前端电路采用直流耦合的方式,增加一个负反馈低通... 介绍了一种直接混频的无线局域网802.11b接收机前端电路。在考虑输入寄生的前提下,对射频输入端的阻抗匹配和噪声性能进行了优化;提出了一种适合低电源电压工作的新混频器结构;整个接收前端电路采用直流耦合的方式,增加一个负反馈低通滤波器,以消除直流偏差,减少低频噪声。电路采用SMIC 0.18μm CMOS工艺,仿真结果显示,整个接收机的噪声系数为5.2 dB,输入三阶交调IIP3为-14.5 dBm。1.8 V电源电压下,功耗为100 mW左右。 展开更多
关键词 射频集成电路 直接混频 零中频 接收机 无线局域网 直流偏差 1/f噪声
下载PDF
A Low Noise,High Linearity CMOS Receiver for 802.11b WLAN Applications
4
作者 黄煜梅 王静光 +1 位作者 王金菊 洪志良 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2008年第9期1708-1714,共7页
A 2.4GHz monolithic CMOS receiver with direct-conversion architecture is presented. This quadrature receiver is designed for 802.11b wireless LAN applications at the maximum data rate of 11Mbps as a low-cost solution.... A 2.4GHz monolithic CMOS receiver with direct-conversion architecture is presented. This quadrature receiver is designed for 802.11b wireless LAN applications at the maximum data rate of 11Mbps as a low-cost solution. Five key blocks,i, e., a low noise amplifier (LNA), a down-conversion mixer, a variable gain amplifier, a low pass filter, and a DC- offset cancellation circuit,are designed based on system design and low noise high linearity considerations. The necessary auxiliary circuits are also included. Fabricated in SMIC 0.18μm 1p6m RF CMOS process, the receiver's performance is measured as:4. 1 dB noise figure, - 7.5dBm input third order intercept point (IIP3) for LNA & mixer at high gain setting, - 14dBm IIP3 for the whole receiver,53dBc @30MHz offset of adjacent channel power rejection,and less than 5mV out- put DC-offset. The receiver consumes 44mA under a 1.8V power supply with I,Q two paths. 展开更多
关键词 802.11b wireless LAN RECEIVER DC-offset cancellation MIXER
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部