一种抑制相位截断误差引起的杂散分量的方法

文中介绍了一种抑制直接数字频率合成（ＤＤＳ）时由相位截断误差引起的杂散分量的方法——相位抖动法。这种方法通过给相位累加器加入抖动，来打乱相位截断误差序列的周期性，将其变为随机序列，这样就把原来由于误差序列周期性引起的有规律的杂散分量变为幅度较低的随机相位噪声，从而降低了输出的杂散信号电平与有用信号的电平之比，达到改善输出频谱特性的目的。本文对该方法做了深入的分析，给出了分析结果，最后用仿真手段验证理论分析结果。

无相位截断误差DDS的设计与FPGA实现

通过修改传统的直接数字频率合成(DDS)设计方法,提出了一种基于查找表的无相位截断误差的DDS设计方案并用FPGA平台予以实现。该方案不做相位截断,并利用幅度量化的数学特性建立查找表,在查找表深度可容忍的前提下大幅降低了杂散噪声,减轻了存储量对提高信号精度的限制,消除了传统设计中相位截断给最终输出信号频谱的影响,提高了DDS的性能。

一种抑制相位截断误差引起的杂散结构

为了减少DDS中相位截断误差引起的杂散,二阶噪声整形电路和Sunderland结构相结合的DDS结构可以将杂散能量从频谱的低频段搬移到高频段,然后通过高质量的低通滤波器,有效地滤除相位截断引起的杂散。仿真结果表明,采用这种结构的低频段杂散功率谱明显减少。

分析直接数字频率合成器相位截断误差的新方法

通过分析直接数字频率合成器的工作过程，利用相位截断误差与频率控制截断字的关系，给出了频率控制截断字对杂散的分布及幅度的影响，提出了利用频率截断字计算杂散的方法，从而减小了频率混叠对计算杂散的影响。

基于改进型RBF神经网络的直接数字频率合成器设计

提出了一种基于改进型径向基函数(Radial basis function,RBF)神经网络的高性能直接数字频率合成器,相比于传统的直接数字频率合成器避免了相位截断误差并降低了资源消耗。为了进一步提高RBF神经网络的训练效率及稳定性,提出一种改进型的RBF神经网络训练算法。该算法在粗调阶段,利用K-means++算法快速确定初始激活函数中心,使激活函数中心分布更加合理;在细调阶段则采用L-BFGS-B算法,对粗调阶段得到的最佳中心进行精细调整,进一步降低输出误差。通用FPGA平台的实验结果表明,基于改进型RBF神经网络的直接数字频率合成器当输出时钟频率为1.53 MHz时,无杂散动态范围为85.26 dB,相位噪声为-90.50 dBc/Hz@100 kHz,且无需占用额外ROM资源。

相位加扰对DDFS合成频谱的改善

DDFS系统中,由于波表容量的限制,带来了相位截断误差。同时,有限的数据宽度也会带来舍入误差。相位截断误差和舍入误差在频谱中的分布特点是不同的。针对相位截断误差的特点,采用相位加扰可以对合成波形质量加以改善。仿真表明,采用适当的加扰幅度后,合成波形的SFDR得到约10～20dB的改善。

直接数字式频率合成信号的滤波处理

直接数字式频率合成信号技术广泛应用于任意波形发生器中 ,笔者在分析了直接数字式频率合成信号杂散的主要来源的基础上 ,设计了分别针对合成的正弦信号、任意信号的两种滤波器 ,并给出了仿真和实际设计结果。

可编程门阵列直接数字频率合成的抖动注入

在可编程门阵列(FPGA)架构的直接数字频率合成器(DDS)频谱改善过程中,为了解决FPGA内部资源消耗过多的问题,将抖动注入技术应用到DDS设计中。仿真结果表明:此法能有效地抑制基于FPGA架构的DDS设计中输出频谱的杂散。

可配置新体制导航信号生成方法及性能分析

对于需要模拟多元二进制偏置载波和交替二元偏置载波等新体制信号的多系统导航信号模拟源,传统的二进制移相键控或四相相移键控二值电平信号生成方法难以适应其复杂的信号结构。在对目前公开的主要新体制信号的信号结构进行分析后,提出了一种可配置的新体制导航信号生成方法。并以生成基带信号的幅度控制精度、时延模拟精度和存储资源消耗为约束条件,进一步对其中可配置基带数据查找表的幅度量化字长选取方法,以及相位截断误差进行了分析。最后通过仿真分析,验证了所设计信号生成方法的正确性。

一种低噪声和高精度的频率合成技术

介绍了锁相环(PLL)技术和直接数字式频率合成(DDS)技术的基本工作原理,给出了一种提高DDS输出频率精度及减小其相位截断误差的方法。

基于优化DDS技术的电力标准源设计

对传统DDS技术由相位截断误差引起的杂散,信噪比及频率分辨率、相位分辨率进行了分析,并在此基础上对传统DDS结构进行了优化,优化后的DDS相位累加器的溢出值可以任意设定,并以溢出信号作为正弦表地址发生器的时钟,一个正弦周期采样点数也被设置成360的整数倍而不是2的整数幂,从而使得频率分辨率、相位分辨率是10的整数幂,不存在尾数,提高了DDS输出频率及相位的准确性。通过合理选择采样点数、正弦值二进制位数有效减小了由相位截断误差引起的杂散,提高了信噪比。在优化DDS基础上设计了电力标准源,电压电流相对误差在0.02%左右,频率绝对误差在10-5 HZ以下,实验数据证明优化DDS精度高,满足设计要求,且结构简单,易于实现。

一种减少杂散的直接数字频率合成器改进结构

直接数字式频率合成器 ( DDS)是一种全数字器件 ,它不可避免地会引入杂散信号。杂散多且较难预知一直是限制 DDS应用的主要因素。文章对 DDS的杂散进行了分析 ,并采用 VerilogHDL,设计了一种减少杂散的 DDS改进结构。 Matlab分析结果表明 ,所设计的 DDS杂散波明显减少 ,信噪比提高了 36d B。

直接数字频率合成的杂散信号分析

介绍了直接数字频率合成技术以及分析其杂散误差,对相位截断误差和幅度量化误差进行了傅立叶级数分析研究。文章最后还简单介绍了几种改善杂散误差的方法。