基于时钟抖动流水线结构的高效率真随机数发生器

现代加密系统对密钥随机性的需求不断增加。使用时序抖动、热噪声、亚稳态等作为熵源的真随机数发生器,因其可以提供高质量的随机性成为该领域的研究热点。因此,提出一种可配置、轻量级、高效率的真随机数发生器。该发生器使用基于随机数学模型的设计方法,由差分构架的两级时钟抖动流水线组成。第一级流水线中两个环形振荡器在规定时间内累积抖动,第二级流水线利用近似相同的两个环形振荡器的微小周期差构建时间数字转换器,对第一级输出的高斯抖动进行量化,通过数字化模块输出随机比特。在时间数字转换器运行过程中,第一级流水线已经重新启动累积下一个阶段的抖动,减少了空闲时间,提高了真随机数的质量和效率。在Xilinx Atrix-7平台进行了验证,该结构的硬件资源仅消耗了25个LUTs和13个DFFs,获得高达32.55 Mb/s的吞吐量。

一种基于环振荡器的真随机数发生器

真随机数发生器(TRNG)是一种用于生成真随机数的设备,是安全芯片中的重要单元之一,生成的真随机数是确保通信加密及身份认证等密码协议安全性的必要工具。仿真实验结果表明,随着抖动源抖动程度的增大,每次采样的熵趋近于1,即使在最坏的情况下也能达到误差低于10-4的水平。文章进一步分析环振荡器(RO)的数学模型并提出一种基于环振荡器的高效率、低成本的真随机数发生器。

基于28 nm RRAM的可重构真随机数发生器

基于阻变存储器(RRAM)电流饥饿型环形振荡器的真随机数发生器(TRNG)方案,提出交替读写的操作模式,优化熵源重构机制.针对现有RRAM在多操作周期下跨导线性化问题,提出熵可配置电阻窗口钳位电路.通过减小电阻窗口获得RRAM非线性的最大化,所提电路能够有效避免RRAM出现过度置位、过度复位的现象,保证熵源稳定性.基于UMC 28 nm HKMG工艺对TRNG进行流片.输出数据统计性测试结果通过了NIST SP800-22所有测试集的真随机数标准测试.检测结果表明,在高斯分布的95%置信区间,所有统计数据的自相关函数值均落在-0.003~0.003,输出序列具有良好的随机性.

基于亚稳态叠加单元的高吞吐量真随机数发生器设计

真随机数发生器(TRNG)作为一类重要的硬件安全原语,在密钥生成、初始化向量和协议中的身份认证等加密领域得到应用。为设计出高吞吐量的轻量级TRNG,该文研究了利用多路选择器(MUX)和异或门(XOR gate)的开关特性来产生亚稳态的方法,提出一种基于亚稳态叠加单元(MS-cell)的TRNG(MS-TRNG)设计。它将MUX和异或门触发的亚稳态进行叠加,从而提高TRNG的熵。所提TRNG分别在Xilinx Virtex-7和Xilinx Artix-7 FPGA开发板中实现,无需后处理电路。与其他先进的TRNG相比,所提TRNG具有最高的吞吐量和极低的硬件开销,并且它所生成的随机序列通过了NIST测试和一系列性能测试。

基于碳基500nm工艺的双采样真随机数发生器

碳纳米管场效应晶体管(CNTFET)因其极小的尺寸、超高的载流子迁移率、准一维结构的弹道输运等特性,顺应了未来集成电路高集成化和微型化的发展趋势。基于课题组构建的500 nm碳基工艺设计包,设计了一款真随机数发生器(TRNG)。碳基真随机数发生器利用慢时钟振荡器对快时钟振荡器进行采样获取随机源,通过在慢时钟振荡器中添加电阻热噪声以增加环形振荡器的相位抖动,经单比特频数测试、重叠子序列检测等随机性测试,证实本设计提高了熵源的非相关性与不可预测性。碳基真随机数发生器的最高工作频率达到7.04 MHz,功耗为1.98 mW,版图面积为2.3 mm×1.5 mm。输出序列通过了随机性检验,适用于现代密码系统的纳米级芯片。

一种高吞吐率自治布尔网络真随机数发生器

真随机数发生器在硬件与信息安全领域具有广泛的应用前景。为提高真随机数发生器的吞吐率与降低硬件开销,以相互耦合的基本逻辑单元构成自治布尔网络做熵源,利用一阶高频振荡环增强网络刷新频率和多级非线性放大,从而获得高熵值混沌信号,结合DFF和XOR组成的后处理电路,设计构成真随机数发生器并在FPGA平台上实现。通过数据的采样和实时提取,然后对数据执行NIST SP800-22和SP800-90B随机性测试,并对其偏移度、自相关性及最大李雅普诺夫指数等性能进行评估。结果表明,真随机数发生器能够以600 Mbit/s的吞吐率产生熵值0.994847 bit/sample的随机数序列,而且具有低的偏移度和自相关性及较低的硬件开销。

利用细粒度采样的低开销双输出异或门真随机数发生器研究

真随机数生成器(TRNG)是安全应用中的关键构建模块,能够为数据加密、随机数和初始化向量提供高质量的随机位。环形振荡器(RO)TRNG是一种广泛的应用设计,以支持各种与安全相关的应用。但是,在FPGA中实现RO TRNG时通常会产生很高的硬件开销。因此,一种基于双输出异或门单元的低开销RO TRNG在该文中被提出,仅使用单个可配置逻辑块即可构建TRNG的熵源。通过多相位细粒度采样机制,将电路抖动有效地采集捕捉到。所提RO TRNG在AMD Xilinx Viretx-6和Artix-7两款FPGA上进行实现与验证,实验结果表明,所提RO TRNG硬件开销低,能够产生质量满意的随机序列。

基于压控振荡器的真随机数发生器设计

通过对频率抖动机理的研究,提出一种基于压控振荡器(Voltage-Controlled Oscillator,VCO)的真随机数发生器(True Random Number Generator,TRNG)设计方案.该方案将电阻热噪声放大后作为VCO的控制信号使其振荡频率在中心频率附近随机抖动. VCO所产生的慢振荡信号对周期固定的快振荡信号采样生成原始随机序列,然后利用后处理电路提高序列均匀性并消除自相关性.通过热噪声发生器调节VCO的中心频率可实现序列比特率和随机性之间的权衡.所提电路采用SMIC 55nm CMOS工艺设计,芯片面积0. 0124mm2,比特率10Mbps,平均功率0. 81mW.输出的随机序列通过NIST SP 800-22测试.

随机数发生器探讨及一种真随机数发生器实现

高质量随机数在信息安全中具有重要的应用。该文利用双重随机思想,基于真随机源对一个高质量伪随机数发生器进行参数重置,同时对该伪随机数发生器产生的随机数的特定二进制位进行采样从而获得0-1序列,将之填充到一个整数单元,归一化后作为输出。分析表明,该真随机数发生器具有良好的性能。

真随机数发生器的系统建模与仿真

以真随机数发生器的设计为研究对象,提出了一种基于电阻热噪声的高速真随机数发生器系统的行为级模型,采样频率可达到4MHz,并且给出了构建各个关键子模块应该特别注意的因素,最后用Matlab软件对系统级模型进行了行为级仿真,扫描仿真了各关键设计参数。提出的行为级模型以及模型仿真结果对于真随机数发生器的电路级设计与参数选择具有直接的指导意义。

一种基于环形振荡器的轻量级高效率的真随机数发生器

真随机数发生器(TRNG)作为芯片中重要的安全组件,在现代加密系统中扮演着越来越重要的角色。对于TRNG的设计,关键是需要熵提取器可以在恶劣的环境变化(如工艺波动、电压和温度(PVT))下稳定地生成熵值。基于Xilinx FPGA平台提出了一种基于环形振荡器的低成本,高效率真随机数发生器。TRNG一方面通过快速进位逻辑来提高熵提取的效率,另一方面通过优化电路结构和延迟,在以相对较低的资源开销情况下实现可观的吞吐量和随机性。TRNG分别在多块Xilinx Virtex6 FPGAs和Xilinx Spartan6 FPGAs上进行验证,实验数据测试结果表明,所提出的TRNG能够在广泛的PVT范围内表现出良好的鲁棒性,且生成的随机比特流不仅以相当高P值通过NIST SP800-22统计测试套件,而且可以通过最新的NIST SP800-90B测试。

故障扰动下振荡环型真随机数发生器安全特性及度量方法研究

作为密码安全性的根源,在各类密码体制和系统中,真随机数起着不可替代的重要作用。现实中,真随机数往往基于随机物理过程实现,从而使其可能遭受环境引入或攻击者恶意施加的影响,造成随机数生成质量的下降,进而对密码应用安全性产生威胁。该文以当前广泛应用的基于振荡环的真随机数发生器(RO-TRNG)为对象,对故障注入场景下,熵源和熵抽取部分受到的影响及由此造成的安全性变异进行了深入分析和研究,并基于捕获偏置度提出了能够充分反映故障扰动场景下RO-TRNG安全特性的度量模型。实验表明,该度量模型能够很好地反映在遭受故障扰动时,RO-TRNG在抖动方差累积和节拍延迟链上升沿捕获概率偏置等方面受到的影响,并对RO-TRNG在高危复杂环境下的安全性实施客观分析。

基于电阻热噪声的真随机数发生器设计

本文分析和设计了一种基于电阻热噪声的真随机数发生器,系统内部集成了失调控制系统,用以提高随机性能,系统时钟达到4MHz,并采用Chartered-0.35滋m-3.3V的工艺模型进行了HSPICE仿真。输出速率可以达到2Mb/s。

一种基于热噪声的真随机数发生器的设计与实现

提出了一种新颖的真随机数发生器(TRNG)结构。该真随机数发生器基于MOS管沟道热噪声对沟道电流的影响.针对工艺、电源电压扰动和温度变化等因素引入的误差,采用粗粒度和细粒度二级校正,并通过有限状态机实现系统的动态平衡.为了验证该结构的有效性,采用chatered-0.18μm-1.8V工艺,设计并实现了总功耗为1.3mW,面积为0.019 2mm2,输出速率可达125 Mb/s的真随机数发生器.产生的随机数序列通过NIST-SP 800-22测试.

一种基于混沌原理的真随机数发生器

选取一维分段线性混沌映射函数设计真随机数发生器的随机源,具体分析了函数中各参数对输出序列随机性和电路稳定性的影响.通过改进函数在混沌吸引盆外的映射关系,成功解决了真随机源电路在各种噪声干扰和器件失配影响下所可能存在的失效问题,显著提高了电路的稳定性.该混沌函数以电压作为迭代变量,电路采用了负反馈形式的运放、采样保持电路和逻辑判断电路等模块,并运用了电荷再分配技术.以该随机源构成的真随机数发生器不但具有理想的随机性,在1Mbit/s的输出速率下,平均功耗不超过0.3mW,可广泛应用在SoC等嵌入式环境中.

真随机数发生器的设计和实现

本文介绍采用电路的热噪声这一真实的随机物理过程产生真随机数序列的随机数发生器的设计原理和实现方法。

真随机数发生器的随机性在信息安全中的应用

介绍一种基于数模混合电路中的噪声信号做成的随机数发生器,主要对该发生器输出数列的随机性进行分析。说明这种随机数发生器可以广泛应用于各种信息安全系统,特别是网络安全中。

一种基于亚稳态的真随机数发生器

设计实现了一种64位输出的真随机数发生器。在传统Fibonacci环形振荡器和Galois环形振荡器的基础上,通过控制电路使环形振荡器的输出在亚稳态与稳态之间不断切换,为生成的随机序列引入真随机性。通过加入后处理模块,提高随机序列的质量和增加每比特的熵,并利用DES算法实现随机序列的重新组合。利用FPGA进行实验验证后,最终集成在一个加密USB盘控制器芯片内,产生的随机序列通过了NIST SP800-22标准检测。采用110 nm CMOS工艺,该芯片实现了批量生产。

应用于UHF RFID标签的低功耗真随机数发生器

设计了一种基于振荡采样法的真随机数发生器。针对UHF RFID标签芯片功耗低、面积小的特点,利用简单有效的电路结构增强发生器的随机性。采用频率受控的被采样数据振荡器与采样时钟异或后形成初步随机数,并增加异或链输出负反馈结构,有效提高了输出序列中"0""1"分布的均匀性,降低了序列的自相关性。标签采用SMIC 0.18μm RF CMOS工艺设计并流片,采样时钟为2MHz,总工作电流少于2μA。