FPGA开发中一种新的OPB总线与IP核连接设计

基于SoC以及FPGA的编解码器,充分利用片上系统的CPU等资源,是当前业界的设计热点之一。本文以JPEG解码器为例,首先介绍了JPEG及OPB总线的相关原理,然后在传统OPB总线与IP核连接方式的基础上,在二者之间设计了一个桥接模块OPB2LOCAL Bridge,并详细说明了该设计的构架、接口及实现,并通过Verilog HDL硬件语言实现硬件设计,验证了该设计在实际工程应用系统中的有效性。