无线传感器网络地址重构硅知识产权核

在基于Z igbee协议的无线传感器网络中采用少数字节固定表示节点地址,由于地址不够分配,就会出现地址缺乏.为实现无线传感器网络节点中地址的灵活调整,适应片上系统集成化的需求,解决无线传感器网络中地址不够分配的问题,提出了无线传感器网络地址重构硅知识产权(IP)核.描述了无线传感器网络地址重构IP核的数学求解模型.应用模块化分割技术采用硬件描述语言,在电子设计自动化(EDA)中综合实现了地址重构IP核.仿真结果表明,所完成的地址重构IP核可以满足无线传感器网络节点地址的灵活预置调整.为无线传感器网络节点单芯片系统的地址重构集成化提供了意义.

1553B总线通信终端知识产权核的设计

为满足航天飞行器地面仿真设备使用的需求,设计了一种基于可编程逻辑门阵列(FPGA)的1553B总线通信终端知识产权(IP)核。在保证总线系统可靠性的前提下,采用自顶向下的设计方法与"双进程"编码方式,利用超高速硬件描述语言(VHDL)生成目标代码,使用ModelSim软件进行仿真,最后在实际设备中验证并应用。该IP核可配置在总线控制器、远程终端或总线监控器3种不同的工作模式下运行,易于集成入片上系统(SoC),对进一步应用1553B总线提供了更多的选择。

高性能的图像无损压缩知识产权核设计

为了解决海量图像数据对存储介质和有限的带宽造成的巨大压力,提出了高性能的图像无损压缩知识产权(IP)核,给出了相应的超大规模集成电路(VLSI)架构。通过对图像预处理模块进行兼容性优化,使其可以灵活处理多种规格的图像;优化离散小波变换(DWT)模块,提出了单加法器延时结构,使离散小波变换模块的最高工作频率达274 MHz;IP核整体架构采用串并复用流水线设计思路,图像预处理和离散小波变换模块串行处理数据,算术编码和位平面编码模块并行处理数据,IP核内的所有模块均采用流水线设计方法,最终大幅提升IP核的吞吐率。实验结果表明,设计的IP核可直接接收光电耦合器件(CCD)相机的图像数据完成无损压缩并输出码流,该IP核在Xilinx Kintex-7 KC705开发板上实现,最高工作频率达171 MHz,最大吞吐率达1472 Mb/s,与现有图像无损压缩VLSI编码器相比,最高工作频率提升16%以上,最大吞吐率提升25%以上。

基于混沌的公开可验证FPGA知识产权核水印检测方案

现有的FPGA知识产权核(intellectual property,IP)水印技术在公开验证时可能会泄漏敏感信息,使得恶意的验证者或者第三方很容易将水印从IP中移除然后重新出售.零知识FPGA IP水印检测虽能有效的解决敏感信息泄露问题,但易遭受嵌入攻击,使得公开验证时无法防止非诚实IP购买者(验证者)抵赖侵权.本文提出一种新的基于混沌的公开可验证IP水印检测方案,不仅能防止敏感信息泄漏,而且能抵抗嵌入攻击,防止证明者、验证者或者可信第三方的欺骗.传统的FPGA IP水印技术,水印隐藏在未使用的Slice中,因此资源开销与水印嵌入数量成正比.而本文提出的方案中,水印隐藏在已经使用的Slice的未用的查找表(lookup table,LUT)中,资源和时延开销为0;此外,混沌系统具有良好的随机统计特性且对初值敏感、易于产生数量众多的互相关性极低的伪随机数序列,混沌系统的这些优点刚好满足方案中对FPGA位流文件的LUT随机位置置换的特殊要求,使得位置置换具有极高鲁棒性;最后,引入时间戳机制来抵抗嵌入攻击以防止非诚实的IP购买者抵赖.实验结果和分析表明本文提出的方案在水印开销和位置置换鲁棒性方面均明显优于现有的方案.

视频监控核心技术的自主知识产权研究

视频监控是否有核心技术、核心技术是哪一直是存在较多争议的问题。面对一个年市场达数百亿甚至干亿元的市场，是不太可能忽略整个产业的技术积累过程的。本文阐述了对影响视频监控产业发展的几项核心技术的理解．结合这些技术在国外发展现状、国内发展过程以及安防行业当前面临的巨大市场机遇和产业发展瓶颈，探讨当前民族自主知识产权核心技术的发展的现状及展望。

我国首次出口自主知识产权核环吊

日前．由大连重工·起重集团独立设计制造的30万千瓦核电机组环行起重机顺利通过出厂验收，并将发往巴基斯坦，服务于恰希玛核电站二期工程。这是我国出口的首台具有自主知识产权的核环吊。

基于灰度图谱分析的IP软核硬件木马检测方法

随着芯片设计、制造、封装等流程的分工细化,利用第三方知识产权(IP)软核进行二次开发可以明显提升设计效率,减少重复工作。但是大量非自主可控IP软核被用于加速设计时,可能导致芯片在设计阶段被植入硬件木马,使得芯片安全性难以保证。当前IP软核安全检测方法主要依赖功能测试、代码覆盖率和翻转率分析,或在语义层面进行关键字匹配,且无法对加密IP软核进行检测。在分析硬件木马结构及其在IP软核中实现特征的基础上,利用非可控IP软核与“Golden”IP软核中寄存器传输级(RTL)代码灰度图谱的特征差异,基于Trust-Hub构建“Golden”软核集,提出基于灰度图谱特征的IP软核硬件木马检测模型和算法。以功能篡改型IP软核B19-T100为实验对象,通过调整合适的成像矩阵参数,利用分块匹配对比方式实现硬件木马检测,结果表明,该算法的检测精度达97.18%。在对B19、B15、S38417等5类共18个样本进行测试时,所提算法的平均检测精度达92%以上,表明其可实现对硬件木马的有效识别,检测精度和适用性较强。

Fuzzy-PID知识库的优化及其IP核设计

优化知识库是提高模糊控制性能的关键和难点,文章结合传统模糊PID控制规则与理论知识,重点优化了比例系数和积分系数的推理规则,并在Matlab/Simulink仿真平台进行验证。优化后的控制器具有更强的适应性和鲁棒性,对于典型二阶系统,在阶跃输入条件下,上升时间与峰值时间均减少8ms,超调量下降2.18%,进入±5%误差带调整时间减少105ms,在高频扰动或被控参数变化频繁的场合尤其重要。同时,为使该控制器灵活运用于SOPC系统级设计,文章运用Verilog HDL描述语言,采用模块化设计方法,模糊推理部分采用离线计算、在线查表的方式,PID算法采用改进的增量式并行结构,实现了基于FPGA的模糊自适应PID控制器IP软核,简化了系统设计,降低了FPGA资源耗费。测试结果表明,该控制器IP软核结果正确有效,可以灵活调用。

国内自主知识产权状况令人担忧

在自主知识产权对一个国家和企业越来越重要的今天。我国的形势却非常不乐观。据国家知识产权局透露，我国国内拥有自主知识产权核心技术的企业仪为万分之三，99％的企业没有申请专利，60％的企业没有自己的商标。据介绍，虽然近年来我国的商标申请量、实用新型和外观设计专利的申请量等都居世界第一，但是从知识产权的数量和质量上看，我国的弱势还十分明显。

北京建海外知识产权预警机制

国际金融危机中．北京一些出口加工企业因缺少自主知识产权核心技术及品牌而损失惨重。为此，北京市建立了知识产权海外预警应急处理机制，北京市政府每年出资500万元人民币为企业提供专业帮助．三年来已有近60家企业受惠。

基于可控制性度量的图神经网络门级硬件木马检测方法

随着全球化的不断深入,第三方知识产权(IP)核应用越来越广泛。随着硬件木马攻击技术逐渐成熟,使得在芯片设计阶段植入硬件木马成为可能。因此,在芯片设计过程中面临IP核被植入木马的严重威胁,现有研究所提的硬件木马检测方法具有依赖黄金参考电路、需要完备的测试向量、大量的样本进行学习等特征。面向IP核的硬件木马检测需求,提出一种基于可控制性度量的图神经网络检测方法。该方法以门级网表作为输入,首先以可控制性值为指导,得到可疑的门节点,用于缩小搜索范围;然后利用可疑门节点生成对应的子图,利用图卷积神经网络从子图中提取特征,实现对子图的分类和检测,最终识别硬件木马。实验结果表明,该方法无须测试激励和黄金模型,利用硬件木马的隐蔽特性与结构特征相结合的方法提升硬件木马的检测准确率,平均真阳率为100%,假阳率为0.75%,在保证较高真阳率的同时可有效降低假阳率,达到较好的检测效果。

多端口存储器控制器IP核的设计与实现

提出了一种通用的多端口存储器控制器的设计与实现方案,该方案采用AMBA(advanced microcon-troller bus architecture)总线,最多可支持6个AHB(advanced high-performance bus)主设备同时访问存储器;支持包括SRAM、ROM、NOR-FLASH、SDR-SDRAM、DDR-SDRAM在内的多种存储器;内部设计实现的仲裁器采用固定优先级和TimeOut机制相结合的仲裁策略.基于SMIC 0.13μm CMOS工艺库,芯片面积约为230653μm2,系统时钟为130 MHz.FPGA验证结果表明:该方案实现的存储器控制器能够充分利用存储器的带宽,提高系统的性能.

SoC设计中的IP核保护方法研究

对现有主要IP核保护方法的原理和性能进行了研究分析,指出了各种方法的优缺点,同时指出了IP核保护方法的发展方向。

FPGA IP核数字水印保护与检测技术

数字水印技术是一种重要的知识产权核(IP)保护技术,也是应用最广泛的IP核保护技术。介绍了常用的数字水印生成方法,分析了在FPGA设计的各个层面(软核、固核、硬核)的IP核数字水印技术。IP核保护数字水印技术可以分为附加保护技术、约束保护技术和检测技术,从附加和约束两个方面分析了水印嵌入技术,介绍了水印检测技术,分析了各种方法的原理和优缺点。从性能影响、资源开销、透明性、安全性、可信度等5个方面,对几种典型的水印技术进行评估比较,最后指出数字水印技术需要解决的问题和发展趋势。

基于AMBA总线的脉冲调制控制器IP核的设计与实现

提出了一种基于AMBA2.0 APB总线的16位脉冲调制控制器IP核的设计方案.该设计集成了脉冲宽度调制(PWM)和脉冲密度调制(PDM)两种调制方式,并可以在两者间切换.采用SMIC 0.13μm工艺库,系统时钟可达150 MHz.通过FPGA验证,该控制器工作在PWM调制方式时,输出信号的频率范围为1~32 kHz;工作在PDM调制方式时,输出信号的频率范围为198 Hz^2.34 MHz.结果表明,该控制器在时钟频率为13~150 MHz下,不仅可以在两者间切换,而且可实现对输入数据的高效调制.

通用异步串行通信接口的IP核设计

面对基于传统IC芯片的微电子应用系统设计技术向基于知识产权核的片上系统SoC技术发展的趋势,以IP构件为基础的设计复用思想已经应运而生。通用异步串行通信接口因其可编程特性和高度兼容性,在各类MCU、MPU以及DSP芯片设计中得到了广泛的应用。本文介绍了一种以状态机为控制核心,内部带有16字节缓冲FIFO的通用异步串行通信接口IP核的设计。本设计采用VHDL语言描述,用FPGA实现并通过了仿真验证。

基于EDA技术的单片机IP核设计

本文介绍了利用EDA技术设计出与MCS-51系列微处理器指令集完全兼容的8位嵌入式微处理器芯片的IP核,并经过验证获得了满意的效果。

基于LEON开源微处理器的双核SoC平台构建

针对双核SoC设计开发中使用商用微处理器IP核成本较高的问题,提出了一种基于LEON开源微处理器核的双核SoC平台的构建方案。介绍了LEON开源微处理器软核,通过复用开源的硬件IP软核完成了硬件平台的设计,并基于此双核平台完成了软件设计,实现了JPEG的DSP解码。

MCS-51单片机串行口IP核的实现

本文介绍了利用EDA技术设计出一种功能和通信协议与MCS-51系列单片机的串行口相兼容,性能有大幅提高的串行口控制器的IP核,并经过验证获得了满意的效果。