基于FPGA的单光子时间数字转换器设计

针对单光子计数器对高速飞行光子时间测量的高分辨率要求,传统的TDC在时间测量上存在误差较大的不足。本文设计了一种利用FPGA内部逻辑延迟单元Carry4级联构建延迟链的TDC。该方法首先使用子链平均的方式进行数据采样,避免数据“气泡”。其次,结合码密度测试和bin-by-bin校准将各级延迟单元宽度校准至接近均匀宽度,提高系统的测量精度。最后,通过Vivado软件仿真并烧录至ZYNQ7000进行板级测试,实验结果表明,该TDC能够在3 ns的动态时间范围内实现时间分辨率10.91 ps,差分非线性(DNL)范围为[-0.75,1.01]LSB,积分非线性(INL)范围为[-1.74,2.19]LSB。

基于FPGA的高性能ADC的设计与实现

模数转换器(ADC)作为连接模拟世界和数字世界的桥梁,在工业界和学术界一直发挥着重要的作用,然而实现高性能、低成本的ADC一直以来都是业界的一个难点。提出一种基于现场可编程门阵列(FPGA)实现高性能ADC的方法,主要方法是利用FPGA的差分输入作为比较器,一端外接电阻和比较器的寄生电容构成RC电路,通过充放电产生参考电压,另一端作为模拟信号的输入与参考电压进行比较,最后通过构建时间数字转换器(TDC)测量输入信号和参考电压相等的时刻再根据参考电压与充放电时间的关系从而实现模拟信号到数字信号的转换。实验结果表明该ADC采样率可达800 MSa/s,量程为0.45~1.35 V,有效位为6.1位,积分线性度(DNL)为-0.93~0.94 LSB,微分线性度(INL)为-0.78~0.83 LSB,能够满足大部分应用需求并且展示出良好的可扩展性。

基于FPGA的8通道高精度TDC技术

高精度脉冲式激光测距的精度与时间数字转换器(TDC)的精度密切相关,基于现场可编程门阵列(FPGA)的多通道TDC可有效降低系统的复杂度、提高测量效率。利用Xilinx Kintex-7系列内的CARRY4模块构造延迟链作为细计数,用25位200 M的系统时钟进行粗计数,采用粗细结合的方式,在FPGA芯片内设计并验证了8通道高精度TDC。针对延迟单元的超前进位特性及其受温度电压影响的非线性时延,利用码密度测试法和在线校准法进行校准。实验结果表明,设计的8通道TDC分辨率小于35 ps,精度为36.8 ps,误差峰峰值为157.2 ps,量程为167.77 ms。