单型掺杂柱电极的3D硅像素探测器的器件与制造工艺研究

设计了一种新的3D硅像素探测器的器件结构以简化制造工艺。该结构仅包含一种掺杂类型的柱状电极。通过工业级TCAD仿真对这种结构的电学特性进行了深入研究,阐述了它的技术优势及潜在缺陷。同时研究了制造这种3D硅像素探测器的特殊工艺流程和相关关键工艺,并给出了主要工艺结果。

硅像素探测器阈值刻度法的研究

本文主要介绍了应用于同步辐射光源的硅像素探测器阈值刻度方法,包括S-curve原理、分块刻度方案、阈值与能量、幅度关系以及阈值调整算法。并按该方法对硅探测器进行了阈值刻度、对比了刻度前后的数据,实验结果表明阈值刻度后探测器达到了设计指标,可应用于同步辐射实验。

硅像素探测器读出芯片的设计

针对应用在高能物理实验的硅像素探测器,设计了一种基于时间过阈技术的像素阵列读出芯片。芯片采用商用的130nm CMOS工艺进行流片,共有30×10个像素单元,像素单元的面积为50μm×250μm。测试结果表明,像素单元电路的等效噪声电荷低于100e^-,积分非线性优于4.2%,基本实现了设计的功能。

基于电流模式的硅像素探测器前端读出ASIC设计

针对应用于同步辐射的硅像素探测器,设计了一种基于电流模式的像素型前端读出单元电路,像素单元电路主要包括电荷灵敏前置放大器、跨导放大器、电流甄别器、阈值调节电路和计数器等,实现了信号放大、电压转为电流、信号甄别以及计数等功能。芯片基于SMIC 0.13μm/1.2V CMOS工艺设计,像素单元面积为100μm×100μm,仿真结果表明:像素单元静态功耗为50μW,等效噪声电荷低于100e-,不一致性小于100e-,能量甄别范围为8 ke V^20 ke V,达到了预期设计目标。与电压模式的像素单元电路相比,具有结构简单、功耗低、芯片面积小以及抗干扰能力强的特点。

BESIII硅像素探测器寻迹方法的初步研究

随着BESIII漂移室运行时间的增加,其老化问题日趋严重,各种升级替换方案也在研究过程中。论文对替换方案之一的硅像素探测器(SPT)的基本结构、探测原理和初步模拟工作进行了介绍。阐述了硅像素探测器的径迹重建算法的原理、算法的设计和开发。最后使用不同动量的单粒子径迹模拟事例对算法进行调试,并对匹配效率、重建性能和探测器物质量对算法的影响进行了检验和分析。

CMOS硅像素探测器测试系统设计

针对环形正负电子对撞机(CEPC)最内层的顶点探测器而研制的CMOS硅像素探测器已经提交首次流片。为了采集探测器的数据进而研究前端芯片的性能,基于现场可编程逻辑门阵列(FPGA)设计高速数据传输的测试系统,该系统以PCI Express总线模式进行高速传输数据。对系统性能的测试表明:数据传输速度能达到6Gb/s,传输的数据量和误码率性能均满足CMOS硅像素探测器芯片的测试要求。

SOI像素探测器的COB组装工艺初步研究

从子板PCB设计、芯片粘接、优化引线键合参数方面对SOI像素探测器的COB组装工艺做了初步研究。基板焊盘表面处理选用了电镀化学镍钯金的工艺,并对焊盘排布方式做了改进;芯片粘接选用了导电环氧树脂胶,探讨了水平定位误差和垂直定位误差对键合的影响及处理方法;通过反复试验和不断优化得出一套引线键合优化参数。对子板模块性能测试表明:其噪声和漏电流水平均保持在合理范围。COB组装技术可为后续的硅像素探测器芯片拼接提供技术支撑。

基于JavaFx的硅像素顶点探测器原型机数据获取软件的研制

在环形正负电子对撞机(CEPC)实验中,硅像素顶点探测器对空间位置分辨率有着极高的要求,这使得其芯片和探测器设计面临巨大挑战。太初系列硅像素探测器芯片(TaichuPix)是基于CMOS技术的一种重要尝试,其首款工程批芯片被应用于开发第一个全尺寸顶点探测器原型机。为满足顶点探测器原型机在实验中的特定需求,设计并实现了一套基于JavaFx框架的跨平台数据获取系统。该系统能够高效地进行探测器原型机的配置、数据采集、在线数据校验和实时监测,同时提供了一个用户友好的图形化界面。在实验室环境及德国电子同步加速器研究所(DESY)的束流实验中,数据获取系统的功能完善性和运行稳定性得到了验证,充分满足了硅像素顶点探测器原型机的实验需求。

基于单片有源像素传感器的探测模块测试研究

硅像素探测器因具有优异的空间分辨率、极高的耐计数能力和较低的功耗等优点,近年来已被广泛应用于高能对撞机实验的顶点探测器和内径迹探测器.基于MIMOSA28芯片的硅像素探测器研究是北京谱仪Ⅲ漂移室内室的升级预研方案之一,该方案计划建造一个漂移室内室1/10规模的模型.探测模块是该模型的基本探测单元.为了对探测模块的性能进行研究,搭建了实验室测试系统.该系统主要由五层探测模块、读出电子学系统以及数据获取系统组成.本文围绕带有触发标记的连续数据读出方法的实现、探测模块的噪声水平和放射源响应测试以及击中位置重建算法研究展开.测试结果验证了探测模块工作性能良好,触发读出逻辑正确,而且重建算法准确有效,为后续探测模块性能的进一步研究奠定了基础.

器件结构设计对异质结像素探测器性能的影响

像素探测器一直是高分辨率、高速率粒子跟踪的工作平台。本文以多晶硅/氧化硅(poly-Si/SiO_(x))钝化接触异质结结构设计了硅像素探测器,为了实现探测器的超快响应,采用Silvaco TCAD对异质结硅像素探测器进行器件仿真,一方面研究了不同衬底厚度对载流子输运和收集的影响,另一方面研究了器件结构设计对异质结像素探测器击穿电压的影响。仿真结果表明:在相同的偏置电压下,较薄的硅衬底可以获得更强的漂移电场,进而提高器件对信号电荷的输运与收集速率,有利于提高探测器的时间响应。较小的保护环-有源区间距有利于提高器件的击穿电压,而在保护环-有源区间距较大的情况下,在有源区边缘设计金属场板结构,也能够有效提高器件的击穿电压,使探测器可以工作在较高电压下,从而提升探测器的响应速率。

BESⅢ主漂移室内室升级MAPS芯片探针台测试系统设计

为满足北京谱仪Ⅲ主漂移室内室升级MAPS芯片测试需要,设计了一套用于芯片功能检查的芯片探针台测试系统。该系统实现了批量芯片JTAG通讯、芯片功耗、像素箝位电压、读出数据等芯片的功能检查,并可以进行芯片噪声水平以及甄别器阈值扫描等初步测试。芯片的探针台测试不仅在非邦定的情况下完成了芯片的筛选,同时可为后续芯片在探测器上工作时的阈值等参数配置提供参考。

基于XVC网络协议的多FPGA远程更新与调试

同步辐射光源硅像素探测器是面向北京先进光源对X射线探测的重大技术需求所研发的新型仪器。该探测器处于辐射环境中,且多个前端电子学读出板被放置在密封的冷却容器中。为在不打开冷却容器的情况下,脱离专用的USB-JTAG(Universal serial bus-joint test action group)下载电缆对现场可编程门阵列(Field programmable gate array,FPGA)进行远端升级,本文提出了一种基于XVC(Xilinx visual cable)协议,通过以太网,利用ARM微控制器控制FPGA的JTAG接口对其进行远程更新与调试的方法。该方案附加电路少,易于拓展,同时也提高了更新可靠性。