UHV/CVD生长亚微米薄硅外延层及其高频器件研制

为获得亚微米级的薄硅外延层,从而提高硅器件的工作频率,利用自行研制的一台新型超高真空化学气相沉积(UHV/CVD)系统生长用于高频器件的超薄外延层,该系统由气路部分、控制部分、主体部分组成,反应室本底真空可达5.0×10-8Pa,能够实现在超净环境下低温、低压外延生长.利用该系统在重掺硅衬底上成功生长出了高质量的亚微米薄硅单晶层,外延层厚度为0.1～0.5μm,掺杂浓度为1×1017cm3,过渡区非常窄,达到了制备高频器件的要求;并在此基础上制备出了高频肖特基二极管原型器件,由IV测试并经过计算,截止频率可达31GHz.

平板式外延炉大尺寸硅外延层的均匀性调控

硅外延层是在硅单晶抛光衬底上采用化学气相沉积方法生长的一层单晶硅薄膜。本实验以150 mm的大尺寸硅抛光片为衬底生长高均匀性外延层,结合傅里叶变换红外线光谱分析(FT-IR)、电阻率测试仪等测试设备对外延层电学参数进行了分析。对平板式外延炉的流场、热场与厚度、电阻率均匀性的相互作用规律进行了研究,最终制备出表面质量良好、片内和片间不均匀性小于1%的外延层。

低功耗肖特基整流器件用200 mm高均匀性硅外延层生长工艺

200 mm硅外延片是肖特基器件的关键支撑材料,但是大尺寸硅外延层生长面临反应面积大、易受热流场扰动影响的问题,导致采用传统外延工艺始终未实现预期目标。利用Centura外延炉,在200 mm的硅单晶衬底上化学气相沉积(CVD)了结晶质量良好且高均匀性的外延层,外延层厚度不均匀性<1. 0%,电阻率不均匀性<1. 1%,无滑移线、雾等缺陷。实验利用光学显微镜、傅里叶变换红外光谱仪(FT-IR)、汞探针电容-电压测试仪(Hg-CV)等测试设备分别研究了外延层的表面形貌、厚度和电阻率等参数。通过精确调节外延炉内的热场和流场分布,结合设计附面层杂质稀释、基座浅层包硅等技术,解决了参数一致性与稳定性问题,实现了高质量200 mm的硅外延层。

一种重掺P衬底上硅外延层的生长方法

文章采用化学气相沉积CVD方法[1],在EPI-PRO5000型平板式外延炉上,通过综合采取二次本征法、变流吹扫及低温外延沉积等工艺方法和手段,在5英寸<111>晶向,电阻率(0.7~1.5)×10-3Ω·cm重掺P衬底上,研究成功了一种N/N+型硅外延层的生长方法,产出的硅外延片完全满足客户的使用要求。目前,该项研究成果已经应用于大规模生产中。

硅外延层中的杂质

主掺杂质、固态外扩散杂质、气相自掺杂质、系统自掺杂质和金属杂质等五类杂质源是外延层中的常见杂质。主掺杂质决定外延层的电阻率。固态外扩散、气相自掺杂和系统自掺杂影响衬底界面附近的外延层杂质浓度的深度分布。金属杂质在外延层中对器件有害。本文系统地介绍了掺杂源的掺杂过程也给出了控制的方法。

一种重掺衬底上生长硅外延层的工艺研究

随着肖特基势垒二极管对反向击穿电压一致性指标要求的进一步严格,对所需重掺衬底的硅外延层厚度和电阻率参数的均匀性指标提出了更高的要求。同时,为满足肖特基势垒二极管低正向压降的性能,对外延层过渡区宽度的控制难度加大。使用PE-2061S桶式外延炉,通过综合采取低温本征法、变流吹扫及低速外延沉积等工艺手段,成功实施了重掺衬底上窄过渡区硅外延层的生长工艺,硅外延层厚度和电阻率不均匀性均达到<1.5%的要求,而且过渡区宽度可以<1.6μm。

一种重掺磷衬底上硅外延层的生长方法

为了使一种重掺杂磷衬底类型的硅外延层实际生长情况得到优化,应认识到新型生产工艺条件对外延层生长情况影响以及常规生产工艺条件的不足,并结合硅外延层实际生长需要,制定科学的生产工艺、条件优化方案。该文就一种重掺磷衬底类型硅外延层生长方法进行了分析。

平板式外延炉大尺寸硅外延层的均匀性调控

随着现代电子技术的飞速发展,电子元件的精细化程度也不断提高,加工工艺水平直接决定了电子元件的性能。本文结合平板式外延炉大尺寸硅外延层的均匀性调控展开研究,通过实验方法阐述150mm大尺寸硅抛光片硅外延层特征,分别展开厚度均匀性、电阻率均匀性两大部分的调控方法总结。

积分C-V法测量杂质纵向分布均匀的硅外延层电阻率

本文提出了积分Ｃ－Ｖ法，它适用于杂质纵向分布均匀的外延层电阻率的测量，该方法简便。在上述外延层上，微分Ｃ－Ｖ法、Ｃ－Ｖ法和本法—积分Ｃ－Ｖ。

150mm掺P硅衬底外延层的制备及性能表征

为适应肖特基二极管降低正向导通电压和制造成本的需要,采用150mm的掺P硅抛光片为衬底,通过化学气相沉积制备高阻硅外延层。利用傅里叶变换红外线光谱、电容-电压测试等方法对外延电学参数进行了测试和分析。对平板式外延炉的流场、热场与硅外延层厚度、电阻率均匀性的关系进行了研究。在此基础上采用周期变化的气流在外延层生长前反复吹扫腔体,进一步降低了非主动掺杂的不良影响,结合优化的流场和热场条件,最终制备出表面质量优、均匀性好的外延层,满足了厚度和电阻率不均匀性都小于1.0%的目标需求。采用该外延材料制备的肖特基二极管的正向导通电压降低了17.1%,显著减小了功耗,具备了良好的应用前景。

沟槽式肖特基用高均匀性硅外延支撑层高速生长工艺研究

作为沟槽式肖特基芯片的关键支撑层,硅外延层的性质对芯片性能构成重要影响。系统探索了新式高速外延生长工艺制备硅外延层的方法。通过干涉显微镜、FT-IR、Hg-CV对硅外延层性质进行表征。研究了高速外延生长条件下的厚度均匀性、电阻率均匀性、表面完整性与外延反应流场、热场的作用规律。研究结果表明,通过基座高度的调制、加热功率的分配、预先基座包硅、本征覆盖层生长等综合手段解决了外延层边缘参数控制问题,并实现了最高6.6μm/min的生长速率。

衬底去边宽度对高阻厚层硅外延片参数的影响

硅外延片的参数受衬底以及外延层两方面影响,研究了衬底背面SiO_(2)层边缘去除宽度(简称去边宽度)对高阻厚层硅外延片参数的影响。对比0、0.3和0.5 mm三种去边宽度硅外延片的参数发现,去边宽度对外延层厚度不均匀性没有影响,对外延层电阻率不均匀性影响巨大,外延层电阻率不均匀性与衬底去边宽度呈正比。衬底去边宽度也会影响外延片的外观、表面颗粒以及滑移线。进一步研究了去边宽度对后续制备MOS管在晶圆片内击穿电压分布的影响,发现去边宽度越宽,晶圆片内MOS管击穿电压差越大。综合考虑外延片及其制备器件参数,选择0.3 mm为制备高阻厚层硅外延片的最佳去边宽度,可以获得优良的外延片参数及器件特性。

在薄硅外延片上制备高频肖特基势垒二极管

采用超高真空化学气相沉积技术 ,在 n型重掺 Si衬底上生长了轻掺的薄硅外延层 ,利用扩展电阻和原子力显微分析对外延层进行了检验 .结果表明 ,重掺 Si衬底与薄硅外延层之间的界面过渡区陡峭 ,外延层厚度在亚微米级 ,掺杂浓度为 10 1 7cm- 3.在此外延片上制备了高频肖特基二极管的原型器件 。

CVD法制备高质量硅外延片的工艺研究

本文采用化学气相沉积(CVD)法在单晶硅衬底上沉积硅外延层,同时研究了沉积工艺对外延层电阻率和厚度的影响规律。研究发现采用H2气变流量吹扫后可以有效抑制非主动掺杂,提高外延层电阻率的均匀性;衬底表面气流边界层厚度会对外延层的沉积速率有显著的影响。通过对沉积工艺的控制可以得到电阻率和厚度均匀性良好的硅外延层。

硅外延生长反应腔内外延反应过程的数值仿真建模及实验研究

硅外延片是大规模集成电路、半导体器件等的基础功能材料,是通过外延反应在单晶硅片上生长均匀的外延薄层。外延层的厚度和电阻率的均匀性控制是硅外延生长的关键技术难题,其生长质量受反应腔室的结构与热流场设计影响较大。基于单片式硅外延生长反应腔室的结构,建立了反应腔内气体输运与外延反应的多物理场仿真模型,分析了腔室结构对热场分布均匀性的影响规律。随后通过数值仿真,研究了载气流量、进气梯度、基座转速等工艺参数对硅外延生长反应过程的影响。随后,开展了反应腔内多测点温度的测试实验,结果表明不同工艺条件下数值仿真预测的温度与实测的温度分布及变化规律相较一致,最大温度预测偏差<1.2%。基于仿真分析,获得了优化的外延生长工艺参数组合,并开展了200 mm硅外延生长反应实验,测试结果表明硅外延层的厚度不均匀性<0.76%,电阻率不均匀性<1.58%,满足集成电路硅片制造所需的外延层高品质生长要求。

气体中微量水份的测定—露点法和氧化铝电容法

在半导体材料及电子器件生产中，要用到诸如氢、氮、氧、氩和氦等高纯气体，气体纯度严重影响产品质量。如氢，氮等气体及其流经的系统中的水份和氧，对硅及Ⅲ一V族化合物是极其有害的杂质。在硅外延工艺中，氢中水份达100vpm时，硅外延层会变成多晶结构。在MOS大规模集成电路的硅栅多晶薄膜工艺中，若稀释气体中含有微量水份，使多晶硅薄膜中夹有“氧化硅集团”，从而在刻蚀多晶硅薄膜时，造成多晶硅脱落，致使电学性能变坏。由上可知，对高纯气体及其流经系统中的微量氧和水份必须进行监测和控制。

超高真空CVD生长的Si_(1-x)Ge_x合金组分变化与表面偏析现象

系统分析了利用超高真空CVD技术在Si衬底上外延Si1-xGex 合金的体内组分分布情况和Ge的表面偏析现象。用SIMS对Si和Ge的组分作了深度剖析。在生长过程中 ,组分均匀 ,在表面Ge浓度减小 ,Si浓度没有明显变化。在不经HF酸清洗和在HF酸中去掉表面自然氧化层的两种情况下 ,用XPS分别对外延层表面进行了定量分析 。